实验五__全加器的应用

数字电路与逻辑设计实验实验五 全加器的应用

杭州电子科技大学国家级电工电子实验中心

一、实验目的(1)了解算术运算电路的结构。

(2)掌握半加器、全加器二者之间的区别和联系。(3)掌握74LS283先行进位全加器的逻辑功能和特点。

(4)掌握全加器的应用。

二、实验所用器件型号及管脚排列S2 B2 A2 S1 A1 B1 CI GND VCC B3 A3A413

A1 A2 A3

0 1

∑A 0

16

1 2 3 4 5 6 7 8

74LS283管脚排列和逻辑符号

15 14 12 11 10 9

S1

2 3 1 S 2

S2 S3

S3 A4 B4 S4 C4B1 B2 B3 B4 CI0

3 1 2 3 CI B CO

S4

C4

三、实验原理(一)半加器 半加器，即不考虑低位的进位输入的加法器。例如设 计一位二进制的半加器。半加器真值表如表所示，由真值 表得到S AB A B

和 CO AB ,由表达式得到用门

电路实现的半加器电路以及半加器的逻辑符号如图。半加器真值表A B 0 1 0 1 S 0 1 1 0 CO 0 0 0 1

A B

.

+

A B

0 0 1 1

CO S

.

=1 &

S

A

∑CO

S

CO

B

CO

半加器电路及逻辑符号

(二)全加器 相对半加器而言，全加器不仅要考虑两数相加，

还要考虑低位向本位的进位。A B

+COA 0 0 0 0 1 1 1 1

C I (低 位 的 进 位 ) S输入 B 0 0 1 1 0 0 1 1 CI 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 输出 CO 0 0 0 1 0 1 1 1

S AB 00 01 11 10 CI 0 0 1 0 1 1 1 0 1 0S A B CI A B CI A BCI ABCI

CO AB 00 01 11 10 CI 0 0 0 1 0 1 0 1 1 1

CO AB BCI ACI

&A

. . . .

1

O

.

. . .

&≥1 S

B

CI

一位全加器逻辑电路图

.

1O

1

O

. . . . . .

&A B CI CI CO CO

&

∑

S

A0 B0

∑CI CO

S0

A1 B1

∑CI CO

S1

CO

&

& &

≥1

CO

一位全加器逻辑符号及扩展

(三)集成全加器芯片74LS283的应用 74LS283是TTL双极型并行4位全加 器，特点是先行进位，因此运算速度很 快，其外形为双列直插，管脚排列和逻 辑符号如图2.5.5所示。它有两组4位二A4 A3 A 2 A1 B4 B3 B2 B1 + CI CO S4 S3 S2 S1

进制数输入A4A3A2A1、B4B3B2B1,一个低位向本位的进位输入CI,有一组二 进制数输出S4S3S2S1,一个最高位的 进位输出CO,该器件所完成的4位二进 制加法运算如右图所示。

74LS283的基本应用如下：1.完成4位二进制数加法。 因为74LS283本身是全加器，所以可以直接进行4位二 进制数加法，例如：A4A3A2A1=1001,B4B3B2B1=1101, CI=0,则输出为C4S4S3S2S1=10110。

2.实现码组变换。有些码组变换存在加法关系，如8421BCD码转换至余3 码，只要在8421BCD码基础上加3(0011)即可实现变换。

3.8421BCD码加法器。十进 制数 列 0 1 2 3 4 5 6 7 8 9 C4 0 0 0 0 0 0 0 0 0 0 二进制加法器的输出(校正电路的输入) BCD码的输出 S4 0 0 0 0 0 0 0 0 1 1 S3 0 0 0 0 1 1 1 1 0 0 S2 0 0 1 1 0 0 1 1 0 0 S1 0 1 0 1 0 1 0 1 0 1 C4 0 0 0 0 0 0 0 0 0 0 S4 0 0 0 0 0 0 0 0 1 1 S3 0 0 0 0 1 1 1 1 0 0

S2 0 0 1 1 0 0 1 1 0 0 S1 0 1 0 1 0 1 0 1 0 1

1011 12 13 14 15 16 17 18 19

00 0 0 0 0 1 1 1 1

11 1 1 1 1 0 0 0 0

00 1 1 1 1 0 0 0 0

11 0 0 1 1 0 0 1 1

01 0 1 0 1 0 1 0 1

11 1 1 1 1 1 1 1 1

00 0 0 0 0 0 0 1 1

00 0 0 1 1 1 1 0 0

00 1 1 0 0 1 1 0 0

01 0 1 0 1 0 1 0 1

C4 1 0 0 0 0 0 0

S4 S3 S2 S 1

P 1

P=S4S3+S4S2+C474LS00 A10 1 A 0

1 1 1 1 1 1

0 1 0 1 1 0 1 0 1 1 1 1

0 1 0 1 0 1

1 1 1 1 1 1A43 1 S 2

∑S1

&O

0 A2 A3

0 1

∑A 0

2

. S2

. . . .

74LS10&O

&

O

. .0

L1

2 3 1 S 2 0 3 1 B CO

L2 L3

B1

0 3 1 2 3 B CO

S3

&O

S 2S1 00 S4S300 01 11 10 0 0 1 0

P01 0 0 1 0 11 0 0 1 1 10 0 0 1 1

B2 B3 B4 0

S4 C4

L4

2 3

L5

CI

0

CI

BCD码加法电路图

4.实现两个4位二进制数相减。两个4位二进制数相减可以看做两个带符号的4位二进制数相加， 即原码的相减变为补码的相加，而正数的补码就是本身，负数的补码 是反码加1,这样，A-B=A+(-B),就可利用74LS283实现减法运算 。A数照常输入，B数通过反相器输入，加1可以使CI=1得到，这样输 出的结果就是两数之差，但是这个结果为补码，要通过CO来判别结果 的正负。例如7-3(原码0111-0011)转化为补码相加 0111+1101=10100这里CO=1,结果为正数，补码0100等于原码，即 结果为+4;而3-7(原码0011-0111)转化为补码相加 0011+1001=01100这里CO=0,结果为负数，补码1100还要再求补一 次才能得到正确的原码，1100求补为0100,即结果为-4。按习惯，把

CO通过非门取反作为符号位。

A1 A2 A3 A4 74LS04 B1 B2 B3 B41 1 1 1O

0 1

∑A 0

74LS86 S1 S2=1

0 1

∑A 0

L1

2 3 1 S 2 0 3

S3

. . . .0

2 3 1 S 2 0

L2 L3

S4

O

1 2 3

B CO 1O

O

O

. . .

3 1 2 3 CI B CO

L4

L5

1

CI

.

加法器完成的减法计算电路

加法器功能测试

四、实验内容(一)基础实验部分1.利用74LS283加法器实现二进制加法。加法器功能测试

2.利用74LS283四位二进制加法器实现8421BCD码 转换为余3码的电路。 要求写出设计全过程，画出逻辑电路图。8421BCD码到余3码

3.实现一位8421BCD码的加法运算。用两块74LS283及门电路实现，要求写出设计全过程，画出逻辑图。输入用逻辑开关，输出用指示灯，改变开关状态，观察输出 指示灯的变化，将实验结果记录在表中。两位8421BCD码的加法

4.实现两个4位二进制数的减法。根据前面讲到的利用加法器来实现减法运算的原理，此电路必 须分两步进行，所以要用两块74LS283及适当门电路完成连接，输

入用逻辑开关表示，输出用指示灯来观察结果，改变开关状态，观察输出指示灯的变化，将实验结果记录在表中。两个4位二进制数的减法

5.用门电路设计出一位半加器，并且由半加器扩展成一位全加器。要求写出设计全过程，画出逻辑电路图。

(二)

提高部分6.用适当门电路设计一个二进制原码反码选择器，要求 写出设计过程，画出逻辑图，并且检测电路是否正确。

(提示：用变量M来进行判别是原码还是反码。)7.试用异或门和集成4位二进制全加器74LS283构成一个

无符号数的4位并行加、减运算电路。要求当控制信号X=0时，电路实现加法运算;X=1时，实现减法运算。

8.用适当门电路和74LS283来完成一个8421BCD到

2421BCD码的转换电路。要求写出设计过程，并检验设计结果是否正确。(提示：分析8421BCD码到 2421BCD码是否有特殊对应的加法关系)。 9.用 …… 此处隐藏：1838字，全部文档内容请下载后查看。喜欢就下载吧 ……