第5章 数字系统设计(dyq)

数字系统设计

数字设计基础电子学系 电子信息基础教研室邓元庆第5章 数字系统设计 1

数字系统设计

第5章 数字系统设计 章 什么是数字系统 数字系统设计的一般过程 节日彩灯控制系统设计 15位二进制数密码锁系统设计 位二进制数密码锁系统设计第5章 数字系统设计 2

数字系统设计

什么是数字系统 定义能够存储、 能够存储、传送和处理数据并按照 一定程序操作的数字设备， 一定程序操作的数字设备，称为数字系 统(Digital System 。 Digital System)。

典型系统电子计算机、 电子计算机、CPU、数字密码锁 、

第5章 数字系统设计

数字系统设计

5.1 数字系统设计的一般过程方案设计

逻辑划分

算法设计

物理实现 图5 - 1 数字系统设计的一般过程第5章 数字系统设计 4

数字系统设计

5.1.1 方案设计方案设计

根据设计要求，包括功能要求 根据设计要求， 和性能指标要求， 和性能指标要求 ， 确定待设计 系统的总体方案； 系统的总体方案； 是数字系统设计中最重要也 最体现设计者创意的一个环节 ； 既满足系统功能和性能指标 要求，性能价格比又较高。 要求，性能价格比又较高。第5章 数字系统设计

逻辑划分

算法设计

物理实现

图5-1 数字系统设计的 一般过程

数字系统设计

方案设计举例某数字系统用于统计串行输入的n 例5-1 某数字系统用于统计串行输入的n位二元 序列X 的个数， 序列X中“1”的个数，试确定其系统方案。 的个数 试确定其系统方案。

(1)软件编程方案 ) (2)序列检测器方案

从接收序列的可能组合数来假设状态，检测n 从接收序列的可能组合数来假设状态，检测n位序列 =255时 需要设2 需要设2 个状态。 需要设2n个状态。当n =255时，需要设2255个状态

从当前接收到“ 的个数来假设状态 检测n 的个数来假设状态， 从当前接收到“1”的个数来假设状态，检测n位序 列也需要设n+1 n+1个状态 =255时 需要设256 256个状 列也需要设n+1个状态 。当n =255时，需要设256个状 态第5章 数字系统设计 6

数字系统设计

方案设计举例(3)功能分解方案 )从实现“ 数统计功能所需要的操作入手 数统计功能所需要的操作入手， 从实现 “ 1”数统计功能所需要的操作入手， 把系统按照操作 功能划分为多个模块分别实现。 功能划分为多个模块分别实现。 统计串行序列中“1”的个数 只需要进行以下几种操作： 的个数， 统计串行序列中“1”的个数，只需要进行以下几种操作： 的接收位数进行实时累计； ① 对X的接收位数进行实时累计； 的接收位数进行实时累计 ② 对接收到的每一个X位进行是 还是1的判断； 对接收到的每一个 位进行是0还是 的判断； 位进行是 还是 的判断 时使“ 数计数

器加 计数； 数计数器加1计数 ③ 当X=1时使“1”数计数器加 计数； 时使 判断X的全部数位是否统计完毕。 ④ 判断X的全部数位是否统计完毕。7

第5章 数字系统设计

数字系统设计

功能分解方案所需 功能分解方案所需硬件

1个位数计数器：累计接收X序列的位数； 1个位数计数器：累计接收X序列的位数； 1个“1”数计数器：累计X序列中1的个数； 1 数计数器： 数计数器 累计X序列中1的个数； 1个控制电路：判断接收X 位是0还是1;如果接 1个控制电路：判断接收X位是0还是1 位是1 数计数器加1 每接收一个X 收X位是1,使“1”数计数器加1;每接收一个X位 数计数器加 使位数计数器加1 判断X ,使位数计数器加1;判断X的全部数位是否统计 完毕。 的各位全部统计完毕后，操作结束， 完毕。当X 的各位全部统计完毕后，操作结束， 数计数器的值就是序列X 的个数。 “1”数计数器的值就是序列X中“1”的个数。 数计数器的值就是序列 的个数第5章 数字系统设计 8

数字系统设计

5.1.2 逻辑划分方案设计

按照逻辑功能的不同 ， 将 待设计系统从逻辑上划分为数 据子系统和控制子系统两个部 分 ， 导出包含有必要的数据信 息 、 控制信息和状态信息的系 统结构框图。 统结构框图。

逻辑划分

算法设计

物理实现

数据子系统(数据处理器 数据子系统 数据处理器) 数据处理器 控制子系统(控制器 控制子系统 控制器 控制器)第5章 数字系统设计

图5-1 数字系统设计的 一般过程

数字系统设计

数字系统结构与逻辑划分原则状态信息 启动控制 操作状态 核心 控 制 子系统 数据输入 控制信息 数 据 子系统 数据输出

图5-2 数字系统的一般结构

逻辑划分原则 工作原理清楚 工作原理清楚 物理实现方便 物理实现方便第5章 数字系统设计 10

数字系统设计

逻辑划分举例对例5 中描述的“ 数统计系统进行 例 5-2 对例 5-1 中描述的 “ 1”数统计系统进行 逻辑划分，并导出系统结构框图。 逻辑划分，并导出系统结构框图。 数据子系统 数据子系统 用于统计X 的个数的“ 数计数器和 用于统计X中“1”的个数的“1”数计数器和 的个数的 用于记忆X接收位数的位数计数器； 用于记忆X接收位数的位数计数器； 控制子系统 控制子系统 判断X位是0还是1 产生“ 数计数器和位 判断X位是0还是1、产生“1”数计数器和位 数计数器所需要的加1控制信号、 数计数器所需要的加1控制信号、判断统计是否 结束等。 结束等。第5章 数字系统设计 11

数字系统设计

逻辑划分举例数据子系统 Qk-1~Q0

序列长度： 2k -1 序列长度：启动信号 ST X

状态信号S 位数计数器 位数计数器CTR2 CLK< CLR M=2k P 2 Q k-1~Q0 “1”数计数器 数计数器CTR1 CLK< 数计

数器 CLR M=2 k P 2 CLK S ST X P2 RST

复位信号RST

计数 控制

控制器 CONTR

P1 DONE >CLK

DONE

操作状态 信号

图5-3 “1”数统计系统的结构框图 数统计系统的结构框图第5章 数字系统设计 12

数字系统设计

5.1.3 算法设计方案设计

设计者根据所导出的数字 系统结构框图和工作原理， 系统结构框图和工作原理，编 制出思路清晰、 制出思路清晰、实现简单的系 统控制算法。 统控制算法。 算法设计往往被看作数字 系统设计的关键。 系统设计的关键。

逻辑划分

算法设计

物理实现

图5-1 数字系统 设计的一般过程

第5章 数字系统设计

数字系统设计

算法设计的主要工具 算法语言 算法语言 RTL(Register Language)语言 语言： RTL(Register Transfer Language) 语言 ： 寄存器 传送语言 VHDL语言 在这个设计阶段使用VHDL 语言： VHDL语言不方便 VHDL语言：在这个设计阶段使用VHDL语言不方便 算法图 算法图 ASM图 Chart): ASM 图 (Algorithmic State Machine Chart) : 算法状态机图， 算法状态机图 ， 是一种用来描述时序数字系统控制 过程的算法流程图， 过程的算法流程图 ， 非常类似计算机的程序流程图 算法状态机也称有限状态机、 。 算法状态机也称有限状态机 、 有限自动机或时序 机。 MDS图 助记状态图， MDS图：助记状态图，类似时序电路的状态图第5章 数字系统设计 14

数字系统设计

ASM图及其应用 ASM图及其应用 ASM图的组成 ASM图的组成 状态块 判别块 条件输出块 带箭头的向线第5章 数字系统设计 15

< …… 此处隐藏：2085字，全部文档内容请下载后查看。喜欢就下载吧 ……