基于CPLD的数字PWM信号发生器的设计

基于CPLD的数字PWM信号发生器的设计

ＰＬＤＣＰＬＤＦＰＧＡ应用

文章编号：１００８－０５７０（２００７）０７－２－０１７８－０２

中文核心期刊《微计算机信息》（嵌入式与ＳＯＣ）２００７年第２３卷第７－２期

基于ＣＰＬＤ的数字ＰＷＭ信号发生器的设计

ＡＤｅｓｉｇｎｏｆＤｉｇｉｔａｌＰＷＭＳｉｇｎａｌＧｅｎｅｒａｔｏｒＢａｓｅｄｏｎＣＰＬＤＤｅｖｉｃｅｓ

（１．上海工程技术大学；２．中国酒泉卫星发射中心；３．四川大学）滕旭东

１

王弘辉

２

傅友登

３

ＴＥＮＧＸＵＤＯＮＧＷＡＮＧＨＯＮＧＨＵＩＦＵＹＯＵＤＥＮＧ

摘要：提出一种基于ＣＰＬＤ（复杂可编程逻辑器件）的数字脉宽调制波形发生器的设计。文中详细介绍以计数器为中心的ＰＷＭ波形产生原理和设计过程，并给出数字ＰＷＭ信号发生器的应用实例。测试结果表明，基于ＣＰＬＤ的数字脉宽调制波形具有频率稳定性好、死区时间可控，结构简单和调整灵活等特点，易于实现智能控制。关键词：逆变电源；数字脉冲宽度调制信号；ＣＰＬＤ；计数器中图分类号：ＴＮ７８７文献标识码：Ａ

技术创新

Ａｂｓｔｒａｃｔ：ＡｎｅｗｄｅｓｉｇｎｏｆｄｉｇｉｔａｌＰＷＭｓｉｇｎａｌｂａｓｅｄｏｎＣＰＬＤｄｅｖｉｃｅｓｉｓｉｎｔｒｏｄｕｃｅｄｉｎｔｈｉｓｐａｐｅｒ．ＢｙｍｅａｎｓｏｆｇｏｏｄｐｅｒｆｏｒｍａｎｃｅｏｆＣＰＬＤｄｅｖｉｃｅｓ，ＴｈｅｄｅｓｉｇｎｓｃｈｅｍｅａｎｄｗｏｒｋｉｎｇｐｒｉｎｃｉｐｌｅｓｏｆｄｉｇｉｔａｌＰＷＭｇｅｎｅｒａｔｏｒａｒｅａｎａｌｙｚｅｄｉｎｄｅｔａｉｌ．ＴｈｅｔｅｓｔｉｎｇｒｅｓｕｌｔｓｓｈｏｗｔｈａｔＰＷＭｓｉｇｎａｌｒｅａｌｉｚｅｄｂｙＣＰＬＤｉｓｍｏｒｅｓｔａｂｌｅａｎｄｅａｓｉｌｙｂｅｃｏｎｔｒｏｌｌｅｄ．Ｓｏｉｔｉｓｐｏｓｓｉｂｌｅｔｈａｔａｄｊｕｓｔｉｎｇａｎｄｍｏｎｉｔｏｒｉｎｇｓｙｓｔｅｍｓｂｙｆｅｅｄｂａｃｋｓｉｇｎａｌ．

Ｋｅｙｗｏｒｄｓ：ｗｅｌｄｉｎｇｉｎｖｅｒｔｅｒ，ｄｉｇｉｔａｌＰｕｌｓｅＷｉｄｅＭｏｄｕｌａｔｏｒ，ＣＰＬＤ，Ｃｏｕｎｔｅｒ

引言

逆变电源，在弧焊机和超声波清洗设备等方面应用很广，其技术核心就是产生ＰＷＭ（脉冲宽度调制）信号，通过改变ＰＷＭ信号的频率和占空比，调节和控制功率开关器件的开通以及关断时间，实现电源频率和功率输出的调节，形成逆变电源。目前，逆变电源常使用模拟／数字混合设计的专用芯片如ＴＬ４９４、

率器件不同时导通而设置的所有大功率器件同时处于截止状态的时间，如图１所示。

ＳＧ３５２５等来产生ＰＷＭ信号，这类芯片最大缺点是波形不稳

定，会受到电磁场和工作环境温度的影响，漂移现象严重，而且不易用微处理器控制，动态调节频率和功率困难。考虑到ＣＰＬＤ

图１两路对称ＰＷＭ信号及死区ｔｐ

（复杂可编程逻辑器件）具有高可靠性，通用性好，在线可编程等特点，已有研究者开始采用ＣＰＬＤ来设计ＰＷＭ波形发生器，然

而这些设计过程较为复杂，调整不灵活，需要资源数较多的可编程逻辑器件，从而带来使用不便和成本较高等缺点。本文提出一种基于ＣＰＬＤ的ＰＷＭ波形发生器设计原理，具备智能控制及死区调整功能，芯片资源占用少，能较好地解决设计功能实现和开发成本的矛盾。

Ｆｉｇ．ＷａｖｅｆｏｒｍｓｏｆＰＷＭｐｕｌｓｅａｎｄＤｅａｄｔｉｍｅｔｐ

２数字ＰＷＭ信号发生器的设计

复杂可编程芯片可以用ＶＨＤＬ语言（硬件电路描述语言）或者电路原理图方式进行自顶向下的设计开发，实现相应的电路功能。根据上节介绍的ＰＷＭ波形产生原理，设计框图如图２所示。图中主要由周期预置计数器、减一计数器、零值／中值检测器、死区控制器、ＲＳ触发器和控制信号产生电路等部分组成，实现数字ＰＷＭ信号的产生。

１ＰＷＭ信号产生原理

采样控制理论中有一个重要结论：冲量相等而形状不同的窄脉冲加在具有惯性的环节上时，其效果基本相同。以该结论为理论基础，可以利用计数器和触发器设计ＰＷＭ信号产生电路，使输出端得到一系列幅值相等而宽度不相等的两路脉冲，用这些脉冲来代替正弦波或其他所需要的波形。按一定的规则改变计数器的数值，就可以调整脉冲的宽度，从而实现逆变电源输出功率和频率的调整。在控制大功率电路时，ＰＷＭ信号发生电路产生的两路脉冲要求有一定的死区时间ｔｐ，即为了保证大功滕旭东：硕士

基金项目：上海高校培养优秀青年教师科研专项基金资助（０５ＸＰＹＱ０５）

－

图２数字ＰＷＭ信号发生器的原理图

２．１ＰＷＭ信号的产生

－３６０元／：现场总线技术应用２００例》

基于CPLD的数字PWM信号发生器的设计

您的论文得到两院院士关注

调用１６位计数器模块作为周期预置计数器和减一计数器。周期预置计数器先向减一计数器预置初始值Ｎ，接着减一计数器在分频后的时钟信号ＣＬＫ１作用下，实现二进制数Ｎ的减一运算。减一过程中，变化的计数值与Ｎ／２做中值检测，二者相等时产生高电平信号Ｈａｌｆ＿Ｆｌａｇ，同时计数器继续减一操作；当计数值减到零值时，由全零检测器产生高电平信号Ｚｅｒｏ＿Ｆｌａｇ，并随着计数器周重新赋减一计数器初值Ｎ，下一个时钟重新计数。

而复始的减一操作，于是产生周期为Ｔ＝Ｎ／ｆｃｌｋ１的两路触发脉

冲信号Ｈａｌｆ＿Ｓｉｇ和Ｚｅｒｏ＿Ｓｉｇ。如图３所示。

ＰＬＤＣＰＬＤＦＰＧＡ应用

一个死区。随着两路触发脉冲的周期重复，于是产生两路ＰＷＭ波形。

图５死区延时器延民主党波形翻转示意图

Ｆｉｇ．５ＤｉａｇｒａｍｏｆＰＷＭＷａｖｅｆｏｒｍｓｏｖｅｒｔｕｒｎｉｎｇ

２．３脉宽控制

ＰＷＭ信号的死区时间越长，其有效宽度越窄，反之就越宽。

所以我们可以通过控制预置计数器的计数值来改变死区时间，达到调整ＰＷＭ信号宽度的目的。当采用数字ＰＩ或ＰＩＤ调节器

图３减一计数器产生的两路触发脉冲

时，反馈信号经过Ａ／Ｄ转换后送给死区延时预置计数器，在计数器减到０时自动预置成为下一次的死区时间，从而实现脉宽调整功能。

ｆｌｇ．３Ｄｕａｌ－ＰｕｌｓｅｓＰｒｏｄｕｃｉｎｇｂｙＤｏｗｎ－Ｃｏｕｎｔｅｒ

两路触发脉冲信号经脉冲电路整形后，分别送入ＲＳ触

由于触发脉冲信号周期为Ｔ，所发器ＦＦ０和ＦＦ１的输入控制端。

以触发器ＦＦ０和ＦＦ１的输出端Ｑ每隔周期Ｔ才翻转一次且翻转方向相反，从而形成的周期为２Ｔ的数字脉冲波形信号，即无死区的ＰＷＭ波形，见图４。可见两路触发脉冲信号的周期Ｔ决定了ＰＷＭ信号的频率值，如果要改变ＰＷＭ波形输出频率ｆ，调整周期预置计数器的初值Ｎ就可实现，计算公式如下：

（１）（２）

２．４控制信号产生电路

比较器、译码器等数字逻控制信号产生电路由Ｔ触发器、

辑电路组成。主要功能产生各种触发信号控制计数器置数、运算操作和启动时刻，包括周期预置计数器、减一计数器和死区延时预置计数器等；其次控制外部总线访问ＣＰＬＤ内部的数据缓存器或地址锁存器，实现智能控制和自适应调节。

３基于ＣＰＬＤ的ＰＷＭ波形发生器

的应用示例

基于ＣＰＬＤ设计的ＰＷ …… 此处隐藏：4887字，全部文档内容请下载后查看。喜欢就下载吧 ……