数电课后答案康华光 - 图文(7)

110→111－→000 变化，计数器能够自启动。

6.5.15 试用74HCT161设计一个计数器，其计数状态为自然二进制数1001～1111。

解：由设计要求可知，74HCT161在计数过程中要跳过0000～1000九个状态而保留1001～1111七个状态。因此，可用“反馈量数法”实现：令74HCT161的数据输人端D3D2D1D0＝1001，并将进位信号TC经反相器反相后加至并行置数使能端上。所设计的电路如图题解6。5．15所示。161为异步清零，同步置数。

6.5.18 试分析电路，说明电路是几进制计数器

解：两片74HCT161级联后，最多可能有162＝256个不同的状态。而用“反馈置数法”构成的图题6．5。18所示电路中，数据输人端所加的数据01010010，它所对应的十进制数是82，说明该电路在置数以后从01010010态开始计数，跳过了82个状态。因此，该计数器的模M=255－82＝174，即一百七十四进制计数器。

6.5.19 试用74HCT161构成同步二十四一制计数器，要求采用两种不同得方法。

解：因为M=24，有16＜M＜256，所以要用两片74HCT161。将两芯片的CP端直接与计数脉冲相连，构成同步电路，并将低位芯片的进位信号连到高位芯片的计数使能端。用“反馈清零法”或“反馈置数法”跳过256－24＝232个多余状态。

反馈清零法：利用74HCT161的“异步清零”功能，在第24个计数脉冲作用后，电路的输出状态为00011000时，将低位芯片的Q3及高位芯片的Q0信号经与非门产生清零信号，输出到两芯片的异步清零端，使计数器从00000000状态开始重新计数。其电路如图题解6．5．19（a）所示。

反馈置数法：利用74HCT161的“同步预置”功能，在两片74HCT161的数据输入端上从高位到低位分别加上11101000（对应的十进制数是232），并将高位芯片的进位信号经反相器接至并行置数使能端。这样，在第23个计数脉冲作用后，电路输出状态为11111111，使进位信号TC＝1，将并行置数使能端置零。在第24个计数脉冲作用后，将11101000状态置人计数器，并从此状态开始重新计数。其电路如图题解6。5．19（b）所示。

第七章 习题答案

7.1.1 指出下列存储系统各具有多少个存储单元，至少需要几根地址线和数据线。 （1）64K×1 （2）256K×4 （3）lM×1 （4）128K×8

解：求解本题时，只要弄清以下几个关系就能很容易得到结果： 存储单元数=字数×位数

地址线根数（地址码的位数）n与字数N的关系为：N=2n 数据线根数＝位数

（1）存储单元〓64K×1〓64K（注：lK＝1024）；因为，64K〓2’。，即亢〓16，所以地址线为16根；数据线根数等于位数，此处为1根。 同理得：

（2）1M个存储单元，18根地址线，4根数据线。

（3）1M个存储单元，18根地址线，1根数据线。 ！ ＿ （4）lM个存储单元，17根地址线，8根数据线。

7.1.2 设存储器的起始地址为全0，试指出下列存储系统的最高地址为多少？ （1）2K×1 （2）16K×4 （3）256K×32

解：因为存储系统的最高地址＝字数十起始地址一1，所以它们的十六进制地址是： （1） 7FFH （2） 3FFFH （3） 3FFFFH ＇

7，2．4 一个有1M×1位的DRAM，采用地址分时送人的方法，芯片应具有几条地址线？ 解：由于1M=210×210，即行和列共需20根地址线。所以，采用地址分时送人的方法，芯片应具有10根地址线。 7．2．5 试用一个具有片选使能CE、输出使能OE、读写控制WE、容量为8 K×8位的sRAM芯片，设计一个16K×16位的存储器系统，试画出其逻辑图。 解：采用8K×8位的sRAM构成16K×16位的存储器系统，必须同时进行字扩展和位扩展。用2片8K×8位的芯片，通过位扩展构成8K×16位系统，此时需要增加8根数据线。要将

8K×16位扩展成16K×16位的存储器系统，还必须进行字扩展。因此还需2片8K×8位的芯片通过同样的位扩展，构成8K×16位的存储系统，再与另一个8K×16位存储系统进行字扩展，从而实现16K×16位的存储器系统，此时还需增加1根地址线。系统共需要4片8K×8位的SRAM芯片。

用增加的地址线A13控制片选使能CE便可实现字扩展，两片相同地址的sRAM可构成16位数据线。其逻辑图如图题解7。2．5所示。其中（0）和（1）、（2）和（3）分别构成两个8K×16位存储系统；非门将A13反相，并将A13和/A13分别连接到两组8K×16的片选使能端CE上，实现字扩展。