数电课后答案康华光 - 图文(3)

基极电位VB≥2+ C1=2.5V。而VB1≥2.1V时，将会使T1的集电结处于正偏，T2，T3处于饱和状态，使T4截止，与非门输出为低电平。故与非门输出端接高于2V的电源时，相当于输入逻辑1。

（3）与非门的输入端接同类与非门的输出高电平3.6V输出时，若T1管导通，则VB1=3.6+0.5=4.1。而若VB1>2.1V时，将使T1的集电结正偏，T2，T3处于饱和状态，这时VB1被钳位在2.4V，即T1的发射结不可能处于导通状态，而是处于反偏截止。由（1）（2），当VB1≥2.1V，与非门输出为低电平。

（4）与非门输入端接10kΩ的电阻到地时，教材图3.2.8的与非门输入端相当于解3.2.2图

所示。这时输入电压为VI=(Vcc-VBE)=10（5-0.7）／（10+4）=3.07V。若T1导通，

则VBI=3.07+ VBE=3.07+0.5=3.57 V。但VBI是个不可能大于2.1V的。当VBI=2.1V时，将使 T1管的集电结正偏，T2，T3处于饱和，使VBI被钳位在2.1V，因此，当RI=10kΩ时，T1将处于截止状态，由（1）这时相当于输入端输入高电平。

3.2.3 设有一个74LS04反相器驱动两个74ALS04反相器和四个74LS04反相器。（1）问驱动门是否超载？（2）若超载，试提出一改进方案；若未超载，问还可增加几个74LS04门？ 解：（1）根据题意，74LS04为驱动门，同时它有时负载门，负载门中还有74LS04。 从主教材附录A查出74LS04和74ALS04的参数如下（不考虑符号） 74LS04：IOL(max)=8mA,IOH(max)=0.4mA;IIH(max)=0.02mA. 4个74LS04的输入电流为：4IIL(max)=4?0.4mA=1.6mA,

4IIH(max)=4?0.02mA=0.08mA

2个74ALS04的输入电流为：2IIL(max)=2?0.1mA=0.2mA,

2IIH(max)=2?0.02mA=0.04mA。

① 拉电流负载情况下如图题解3.2.3（a）所示，74LS04总的拉电流为两部分，即4个

74ALS04的高电平输入电流的最大值4IIH(max)=0.08mA电流之和为

0.08mA+0.04mA=0.12mA.而74LS04能提供0.4mA的拉电流，并不超载。

② 灌电流负载情况如图题解3.2.3（b）所示，驱动门的总灌电流为1.6mA+0.2mA=1.8mA. 而74LS04能提供8mA的灌电流，也未超载。

（2）从上面分析计算可知，74LS04所驱动的两类负载无论书灌电流还是拉电流均未超

3.2.4

图题3.2.4所示为集电极门74LS03驱动5个CMOS逻辑门，已知OC门输管

截止时的漏电流=0.2mA；负载门的参数为：=4V,=1V,==1A试计算上拉电阻的值。

从主教材附录A查得74LS03的参数为：VOH(min)=2.7V，VOL(max)=0.5V，IOL(max)=8mA.根据式（3.1.6）形式（3.1.7）可以计算出上拉电阻的值。灌电流情况如图题解3.2.4（a）所示，74LS03

输出为低电平，

IIL(total)=5IIL=5?0.001mA=0.005mA,有

Rp(min)=

(5?4)VVDD?VOL(max)?0.56K? =

IOL(max)?IIL(total)(8?0.005)mA拉电流情况如图题解3.2.4（b）所示，74LS03输出为高电平，

IIH(total)=5IIH=5?0.001mA=0.005mA

由于VOH(min)

RP(max)=

(5?4)VVDD?VoH(min)==4.9K?

IOL(total)?IIH(total)(0.2?0.005)mA综上所述，RP的取值范围为0.56??4.9?

3.6.7 设计一发光二极管(LED)驱动电路,设LED的参数为VF=2.5V, ID=4.5Ma;若VCC=5V,当LED发亮时,电路的输出为低电平,选出集成门电路的型号,并画出电路图.

解:设驱动电路如图题解3.6.7所示,选用74LSO4作为驱动器件,它的输出低电平电流IOL(max)=8mA, VOL(max)=0.5V,电路中的限流电阻 R=

VCC?VF?VOL(max)(5?2.5?0.5)v?444Ω =

ID4.5mA

第四章 组合逻辑 习题解答

4．1．2 组合逻辑电路及输入波形（A.B）如图题4.1.2所示，试写出输出端的逻辑表达式并画出输出波形。

解：由逻辑电路写出逻辑表达式

L?AB?AB?AB

首先将输入波形分段，然后逐段画出输出波形。

当A.B信号相同时，输出为1，不同时，输出为0，得到输出波形。

如图所示

4．2．1 试用2输入与非门设计一个3输入的组合逻辑电路。当输入的二进制码小于3时，输出为0；输入大于等于3时，输出为1。

解： 根据组合逻辑的设计过程，首先要确定输入输出变量，列出真值表。由卡诺图化简得到最简与或式，然后根据要求对表达式进行变换，画出逻辑图

1） 设入变量为A.B.C输出变量为L，根据题意列真值表

A B C L

0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 1 1 1 1 1

2） 由卡诺图化简，经过变换得到逻辑表达式

L?A?BC?A*BC

3） 用2输入与非门实现上述逻辑表达式

4．2．7 某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。当满足以下条件时表示同意；有三人或三人以上同意，或者有两人同意，但其中一人是叫教练。试用2输入与非门设计该表决电路。

解： 1）设一位教练和三位球迷分别用A和B.C.D表示，并且这些输入变量为1时表示同意，为0时表示不同意，输出L表示表决结果。L为1时表示同意判罚，为0时表示不同意。由此列出真值表

输入 输出 A B C D L 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 0 1 1 0 0 1 1 1 0 1 0 1 0 1 1 1 1 1 1 1 1

2）由真值表画卡诺图

由卡诺图化简得L=AB+AC+AD+BCD

由于规定只能用2输入与非门，将上式变换为两变量的与非——与非运算式 L?AB*AC*AD*BCD?AB*AC*AD*B*CD

3）根据L的逻辑表达式画出由2输入与非门组成的逻辑电路

4．3．3 判断图所示电路在什么条件下产生竞争冒险，怎样修改电路能消除竞争冒险?