住宅小区自动计费系统设计 - 图文(11)

西南交通大学本科毕业设计（论文） 第24页

图3-5 转换开关74LS151

假设四根地址线接在CPU的I/O上，如果我们要采集第1户到第8户的数据，则地址范围为0000H～0111H；如果要采集第9户到第16户的数据，则地址范围为1000H～1111H。数据从Z口通过一个或门输入到CPU中。这样就完成了对一户的一种数据的采集过程。

3.3.6 8255A并行I/O接口芯片

由于我们采集的数据量较多，因此CPU的I/O口线不够用，所以我们使用8255A来扩展I/O口，以满足系统的要求。

8255A是Intel公司生产的通用可编程并行I/O接口芯片。89C51和8255A相连可为外设提供三个8位I/O端口，允许采用同步、异步和中断方式传送I/O数据。 1. 内部结构和引脚功能

（1）内部结构

8255A内部由四部分电路组成。它们是A口、B口和C口，A组控制器和B控制器，数据缓冲器及读写控制逻辑，如图3-6所示。

数据总线缓冲器。它是一个8位的双向三态驱动器，用于与单片机的数据总线相连。

读/写控制逻辑。根据单片机的地址信息（A1、A0）与控制信息（RD、WR、RESET），控制片内数据、CPU控制字、外设状态信息的传送。

控制电路。根据CPU送来的控制字使所管I/O接口按一定方式工作。对C口甚至可按位实现“置位”或“复位”。

西南交通大学本科毕业设计（论文） 第25页

有A、B两组控制电路。A组控制电路控制A口及C口的高4位（PC7～PC4），B组控制电路控制B口及C口的低4位（PC3～PC0）。

双向数据总线 数据 总线 缓冲器 D7～D0 内部数据总线 RDWRA组 C口 A组 控制 A组 A口 I/O PA7～PA0 I/O PC7～PC4 I/O PC3～PC0 读/写控制逻辑 B组控制 B组 C口 A1 A0 RESET CS B组 B口 I/O PB7～PB0 图3-6 8255A芯片的内部结构图

并行I/O接口。有A、B、C三个端口。

A口：可编程为8位输入，或8位输出，或双向传送。 B口：可编程为8位输入，或8位输出，但不能双向传送。

C口：可分为两个4位口，用于输入或输出；也可用作A口、B口的状态控制信号。

（2）引脚功能

8255A有40条引脚，采用双列直插式封装。如图3-7所示。

西南交通大学本科毕业设计（论文） 第26页

34 33 32 31 30 29 28 27 5 36 9 8 35 6 4 3 2 1 40 39 38 37 18 19 20 21 22 23 24 25 14 15 16 17 13 12 11 10 D0 PA0 D1 PA1 D2 PA2 D3 PA3 D4 PA4 D5 PA5 D6 PA6 D7 PA7 RD PB0 WR PB1 A0 PB2 A1 PB3 8255A RESET PB4 CS PB5 PB6 PB7 PC0 PC1 PC2 PC3 PC4 PC5 PC6 PC7 图 3-7 8255A引脚

2.8255A与CPU的接口

8255A与单片机间有3组连线：D7～D0 8根数据线依次与P0口的P0.7～P0.0一一对应连接：RD、WR、RESET等3根控制线与单片机的同名引脚互连；片选端CS则与P2.7相连；A1、A0两根地址线与单片机的两个I/O引脚连接。8255与CPU的接口连线如图3-8所示。

西南交通大学本科毕业设计（论文） 第27页

图3-8 8255与CPU的接口

3.4 数据存储

由于我们需要保存一定的数据，根据保存的数据量，我们选用了28C64为外扩的数据存储器。

3.4.1 28C64的引脚

28C64属于E2PROM，它可以在线擦写，不需要专门的设备，擦写电压为＋5V，与单片机的电压相同，另外可以以字节为单元擦写，不能整片擦写。它的引脚如图3-9所示。

28C64为8K×8的数据存储器，它有13根地址线A0～A12，有8根数据线D0～D7，用于传送数据。还具有四个控制线，分别为读信号线CE、写信号线WE以及两根片选线CS2和CS1。

西南交通大学本科毕业设计（论文） 第28页

10 9 8 7 6 5 4 3 25 24 21 23 2 22 27 26 20 11 12 13 15 16 17 18 19 A0 D0 A1 D1 A2 D2 A3 D3 A4 D4 A5 D5 A6 D6 A7 D7 A8 A9 A10 A11 A12 CE WE CS2 CS1 28C64

图 3-9 28C64的引脚

3.4.2 28C64的工作方式的特点

写入方式为字节写入和页面写入两种。页面写入方式是为了提高写入的速度而设置的。28C64的整个存储阵列分为512页，每页16个字。页地址由A4～A12确定。每页中的某一单元由A0～A32选定。页面写入方式分两步进行。第一步是加载，由CPU向页缓冲器写入一页数据。第二步是页存储，在芯片内部电路控制下，擦除所选中的内容，并将页缓冲器中的数据写入指定的存储单元。

在28C64编程过程中，允许CPU读取当前写入最后一个单元的内容。若当前页缓冲器中的数据没有全部写入存储单元，则读出数据的最高位是写入字节最高位的反码。若读出的数据和写入的相同，表示当前页缓冲器中的数据已经完成写入，CPU可继续输入下一页数据。

3.4.3 28C64与CPU的接口

28C64为8K×8的数据存储器，因此它有13根地址线。CPU的P0口通过地址锁