电子音乐相框design

design ref

逢 甲 大 學

資訊工程學系專題報告

SOC Design For MP3 Player

學 生：劉俊男 ( 資工四甲 ) 李侑融 ( 資工四甲 ) 指導教授：指導教授：王益文 老師

中華民國九十六年五中華民國九十六年五月

design ref

摘要

本專題使用Altera DE2 Development and Education來實做MP 3 player，檔案的存取藉由UART RS232，在音樂方面，採用MAD的軟體來進行 Decode，檔案與程式均以SDRAM來儲存，系統上的每個硬體都必須合乎AVALON BUS，為了解碼的效率，另外使用Custom Instruction 以提升運算速度。

關鍵詞：FPGA，SOC，Nios，MP3，MAD，SOPC，CI

i

design ref

目 錄ii

design ref

摘要 .............................................................................................................................. i 目錄 .............................................................................................................................iii 圖表目錄 ......................................................................................................................v 第一章 前 言 ............................................................................................................. 1 1.1 動機 ...................................................................................................................... 1 1.2 目的 ...................................................................................................................... 1 第二章 設計環境簡介 ................................................................................................2 2.1 SOC Development Board ...... .............. ............................. ................................... 2 2.2 Software & Development Tools ....... .............. ..... .............. .......... .......................3 2.3 Altera SOPC Builder 簡介 ........ .............. ……………………........................... 3 2.4 Custom Instruction 簡介 ........ .............. .............................................................. 5 2.5 PCM & 24-bit audio CODEC ................ .............. ...............................................6 2.6 CPU系統硬體配置 .............. .............. ................................................................. 6 第三章 MAD：MPEG Audio Decoder ....... .............. …. ......................................... 9 3.1 MAD簡介 .................. .............. ........................................................................... 9 3.2 MAD解碼流程 .......... .............. ........................................................................... 9 3.3 PORT MAD to SOC ....... .............. ....................................................................... 9 3.4 fmul Custom Instruction ....... .............. ................................................................ 10 第四章 檔案系統與存取 .......... .............. ............................................................... 12 4.1 Wosfs ....................... .............. ............................................................................. 12 4.2 UART RS-232.......... .............. ............................................................................. 12 第五章 後記 ............................................................................................................. 13 5.1 心得 .................................................................................................................... 13

iii

5.2 未來展望 ............................................................................................................ 13 參考資料 ....................................................................................................................14

design ref

圖表目錄iv

design ref

圖2.1-1 Block Diagram of the DE2 Board................................................................. ...3

圖2.3-1 SOPC Builder動作示意圖 ............................................................................. 4 圖2.3-2 SOPC Builder GUI 介面................................................................................ 4 圖2.4-1 Custom Logic Block Interface ........................................................................ 5 圖2.6-1 CPU 系統配置圖........................................................................................... 6 圖2.6-2 Nios系統設定 ................................................................................................ 7 圖2.6-3 CPU系統－CPU細部設定 ............................................................................ 7 圖2.6-4 System Compilation Report ............................................................................ 8 圖2.6-5 CPU系統 Bus示意圖 .................................................................................... 8 圖3.2-1 MAD解碼流程 .............................................................................................. 9 圖3.4-1 fmul Custom Instruction Block Diagram ..................................................... 10 圖3.4-2 fmul Custom Instruction Macro………………………………………….….11

v

design ref

vi

design ref

第一章 前言 1.1動機

於進入資訊工程系後，大多學習理論性和軟體的課程，在接觸過組合語言後，想更近一步的了解硬體架構於是接觸了嵌入式系統方面的課程，也因此在專題時選擇了此方面的題材。

1.2目的

能夠了解NIOS架構，並能夠在DE2上讓MP3格式的檔案在DE2上的NIOS系統運作起來。

1

design ref

第二章 設計環境簡介

2.1 DE2 Development and Education Board

在專題中使用到的 DE2 Development and Education Board 部份元件：

FPGA

Cyclone II EP2C35F672C6 FPGA and EPCS16 serial configuration device

I/O Devices

Built-in USB Blaster for FPGA configuration Line-in, Line-out, microphone-in (24-bit audio CODEC)

Expansion he …… 此处隐藏：6688字，全部文档内容请下载后查看。喜欢就下载吧 ……