三位二进制计数器课程设计(包括模1和模2)

关于武汉理工计算机科学与技术中数字逻辑实验 是加1加2计数器,很经典的哦,保证高分

课 程 设 计

题 目 设计题目 学 院 专 业 班 级 姓 名

指导教师

数字逻辑

三位二进制加1加2计数器

计算机科学与技术 计算机科学与技术

0809班

姚寒冰

2010 年 06 月 24 日

关于武汉理工计算机科学与技术中数字逻辑实验 是加1加2计数器,很经典的哦,保证高分

目录

一、课程设计任务书 2

（一）课程设计题目 2 （二）要求完成设计的主要任务 2 （三）课程设计进度安排 2

二、课程设计正文 3

1 设计目的 3 2 题目理解和功能描述 3 3 逻辑电路设计具体步骤 4 3.1 第1步，根据逻辑功能要求，做出原始状态图和原始状态表 4 3.2 第2步，求出激励函数和输出函数表达式 5 3.3 第3步，画出逻辑电路图，根据激励函数表达式 6 4 设计中使用的集成电路名称及引脚编号 7 4.1 集成电路74 LS 04 引脚编号 7 4.2集成电路 74 LS 08 引脚编号 7 4.3集成电路 74 LS 32 引脚编号 8 4.4 集成电路 74LS 86 引脚编号 8 4.5集成电路 74 LS 74 引脚编号 8 5 三位二进制加1加2计数器连接 9 5.1 计数器的连接 9 5.2 计数器的调试和测试 9 5.3 调试和测试同步时序逻辑电路和组合逻辑电路参考事项 9 6 集成电路连接图 9

6.1集成电路连接图 9 6.2实验现象 10 7 三位二进制加1加2计数器设计总结和心得 10 7.1 三位二进制加1加2计数器设计总结 10 7.2 课程设计心得 11

三、本科生课程设计成绩评定表 12

关于武汉理工计算机科学与技术中数字逻辑实验 是加1加2计数器,很经典的哦,保证高分

课程设计任务书

学生姓名 学生专业班级 指导教师 姚寒冰 学 院 名 称 计算机科学与技术学院 一、题目：三位二进制模5计数器。当外部输入X = 1时，计数器加2计数；外部输入X

= 0时，计数器加1计数。“模5”为逢“5”进1计数。

原始条件：使用D触发器( 74 LS 74 )、“与”门 ( 74 LS 08 )、“或”门( 74 LS 32 )、非门 ( 74 LS 04 )、异或门( 74 LS 86)，设计三位二进制模5计数器。

二、要求完成设计的主要任务如下：

1．能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。

2．使用同步时序逻辑电路的设计方法，设计三位二进制模5计数器。写出设计中的三个过程。画出课程设计图。

3．根据74 LS 74、74 LS 08、74 LS 32、74 LS 04、74LS 86集成电路引脚号，在设计好的三位二进制模5计数器电路图中标上引脚号。

4．在试验设备上，使用74 LS 74、74 LS 08、74 LS 32、74 LS 04、74LS 86集成电路连接、调试和测试三位二进制模5计数器电路。

指导教师签名： 2010年 月 日 系主任（责任教师）签名： 2010年 月 日

关于武汉理工计算机科学与技术中数字逻辑实验 是加1加2计数器,很经典的哦,保证高分

三位二进制数模5（加1加2）计数

1 设计目的

1、深入了解与掌握同步时序逻辑电路的设计过程；

2、了解74LS74、74LS08、74LS32、74LS86及74LS04集成电路的功能；

3、能够根据电路图连接好实物图，并实现其功能。学会设计过程中的检验与完善。

2 题目理解和功能描述

用数字逻辑实验板和若干集成芯片实现如下功能：

利用逻辑电平区域中八盏灯的前四盏作为实验的输入和输出。其中以第1盏灯（K1）作为输入x，用以改变输入的0、1特性（x为0时是加1计数器，为1时是加2计数器）。其余三盏灯（K2、K3、K4）显示计数器的输出，也就是三位二进制数的三个状态，对应于三个D触发器的y2、y1、y0。三位二进制计数器逻辑结构如图一所示。

y2 y1 y0

计数器输出

输入x

时钟输入

图1 三位二进制数逻辑结构

当输入x为0时对应的输出序列：

关于武汉理工计算机科学与技术中数字逻辑实验 是加1加2计数器,很经典的哦,保证高分

当输入x为

1时对应的输出序列：

说明：灯亮代表“0”，灯暗代表“1”。

3 逻辑电路设计具体步骤

第1步，根据逻辑功能要求，做出原始状态图和原始状态表。本实验为设计计数器的实

验，故先画出状态表，再根据状态表画出状态图。三位二进制数加1加2计数器状态表如

表1 所示，状态图如 图2 。

表1 三位二进制计数器状态表

关于武汉理工计算机科学与技术中数字逻辑实验 是加1加2计数器,很经典的哦,保证高分

图2 三位二进制数加1加2计数器状态图

第2步，求出激励函数和输出函数表达式（本实验的输出即为三个的输出）。实验利用D

触发器，根据状态表 ，做出激励函数和输出函数真值表，如表2。根据激励函数和输出函数真值表做出激励函数和输出函数卡诺图。根据卡诺图写出激励函数和输出函数表达式。

表2 激励函数真值表

关于武汉理工计算机科学与技术中数字逻辑实验 是加1加2计数器,很经典的哦,保证高分

根据真值表画出卡诺图如下：

D2:

D1：

D0：

激励函数表达式： D2=y1(x y0) D1=(y1 D0=

激励函数表达式说明: 在画卡诺圈的过程中，用到了无关最小项d,在D2、D0的卡诺圈中充分利用到了d，而在第二个卡诺图中，并没有连到最大的卡诺圈，原因是为了利用异或门设计电路，这样可以大量的减少芯片的运用。本实验中仅用到了7个与门电路，这样大大简化了电路。

y0)+xy1y2

y2+y0)

y2y0+ xy1(

第3步，画出逻辑电路图，根据激励函数表达式，画出如图X所示的三位二进制数加1

加2计数器电路图。

关于武汉理工计算机科学与技术中数字逻辑实验 是加1加2计数器,很经典的哦,保证高分

4 设计中使用的集成电路名称及引脚编号

5V 13 12 10 9 8 7

（注明：13、10、8、1、3、5为输入

1 2 3 4 5 6 地 12、9、7、2、4、为输出）

5V 13 12 11 10 9

8

1 2 3 4 5 6 地 （注明：13、12, 10、9, 1、2，4、

5为输入，11,8,3,6为对应输出）

…… 此处隐藏：3286字，全部文档内容请下载后查看。喜欢就下载吧 ……