电子通讯设备ESD防护设计规范和指南(2)

-3-

电子通讯设备ESD防护设计规范和指南

电子通讯设备静电放电（ESD）防护设计规范和指南

CB

RB LB RH LH H

图2-1 双RLC 人体静电放电模型

图中CB、RB、LB分别为人体电容、电阻及电感。CH、RH、LH分别为手、前臂及手持的小金属物件的电容、等效电阻及电感。IEC801-2及IEC61000-4-2标准在模拟人体静电放电时采用了上述双RLC电气模型，其规定的模型参数为：CB=150 pF±10%，RB=330Ω±10%，LB=0.04~0.2

RLH=0.05~0.2μH。 μH，CH=3~10 pF，RH=20~200Ω，

2.3 带电器件模型

电子器件本身在加工、处理、运输等过程中可能因与工作面及包装材料等接触、磨擦而带电。当带电的电子器件接近或接触导体或人体时，便会产生静电放电。由于这一放电过程是器件本身带电而引起的，因此在建立这种放电模型时，把它称为带电器件模型。

带电器件模型的电路网络是一个电容、一个电阻和一个电感的串联结构，称为单RLC电气结构。其模型参数的取值要根据器件的具体情况来确定。

-4-

电子通讯设备ESD防护设计规范和指南

第三章 静电放电的危害

3.1 ESD造成元器件失效

当带电物体通过器件形成一个放电通路时或带电器件本身有一个放电通路时，就会产生ESD而造成器件的失效，失效模式有突发性完全失效和潜在性缓慢失效。

⑴ 突发性完全失效：器件的芯片介质击穿或烧毁、一个或多个电参数突然劣化，完全失去规定功能的失效。通常表现为开路、短路以及电参数严重漂移。概率约10％

⑵ 潜在性缓慢失效：器件受到ESD造成轻微损伤，器件的性能劣化或参数指标下降而成为隐患，使该电路在以后的工作中，参数劣化逐渐加重，最终失效。概率约90％。

3.2 ESD引起信息出错，导致设备故障

ESD会在设备各处产生一个幅值为几十伏的干扰脉冲，引起信息出错，导致设备的故障；ESD也可产生频带几百千赫～几十兆赫、电平高达几十毫伏的电磁脉冲干扰，当脉冲干扰耦合到敏感电路时，也会引起信息出错，导致设备的故障。

3.3 高压静电吸附尘埃微粒

静电电荷易吸附尘埃微粒，污染PCB板和半导体芯片，使其绝缘电阻下降，影响器件工作。严重时会引起器件故障（例如：CMOS电路发生闩锁）。

-5-

电子通讯设备ESD防护设计规范和指南

第四章 ESD防护设计指南

ESD耦合到电子通讯设备有三种方式

直接传导

电容耦合（电场耦合）

电感耦合（磁场耦合）

所以，电子通讯设备的ESD防护主要应针对这几种耦合方式采取措施，可总结为下列24字方针： 静电屏蔽，滤波去耦，绝缘隔离，接地泄放，良好搭接，瞬态抑制

4.1 设备的ESD防护设计要求

对于设备级的ESD防护设计，其重点应放在为静电放电设置一条通畅的泄放通道。主要应做好以下几点：

1. 机箱金属之间要实现良好搭接。搭接处要采用面接触，避免点接触。搭接的直流电阻不大于

2.5m ，整体搭接结构中任意两导电点间的直流电阻不大于25m 。相互搭接的金属之间的电化学位差不大于0.6V。

2. 人员接触的键盘、控制面板、手动控制器、钥匙锁等金属部件，应直接通过机架接地。如果不

能接地，则其与电路走线和工作地的绝缘距离至少应满足以下要求：空气间隙5mm，爬电距离6mm。

3. 机架式设备一般采用复合式接地，工作地、电源地、保护地与机架在内部要良好隔离，在机架

接地螺栓处汇接或在外部接地汇集线上汇接，形成良好的静电泄放通路。

4. 小型低速(频率小于10MHz)设备可以采用工作地浮地(或工作地单点接金属外壳)、金属外壳单

点接大地，使静电通过机壳泄放到地而对内部电路无影响。

-6-

电子通讯设备ESD防护设计规范和指南

第 4 章 ESD防护设计要求

5. 小型高速(频率大于10MHz)设备的工作地应与其金属机壳实现多点接地,且金属外壳单点接大

地。

机架设备的接地点与外部接地桩之间要保证可靠的电气连接。接地线材料应采用多股铜线，对于移动通信基站设备，连接铜线的截面积不小于35mm2。 其它设备的连接线截面积不小于16mm2。

4.2 PCB的ESD防护设计要求

在ESD放电区域会产生较强的突变电磁场。强的瞬变电磁场一方面可能使器件立即失效，或者造成潜在性损伤使器件性能逐渐降级；另一方面可能对电路产生干扰使电路不能正常工作。因此在关键电路中一般应采用ESD保护电路，如利用TVS器件、滤波器等。

PCB的ESD防护设计主要应做好以下措施：

1. 接口电路应尽量采用ESD敏感度为3级（静电损伤阈值大于4000V）或不敏感的元器件；否则

在输入输出接口电路上应采取保护措施。单板的保护电路应紧靠相应的连接器放置。

图4-1 单板的保护电路紧靠连接器放置

2. 芯片的保护电路应紧靠相应的芯片放置，并低阻抗接地。见图4-2。

图4-2 芯片的保护电路紧靠芯片放置

-7-

电子通讯设备ESD防护设计规范和指南

电子通讯设备静电放电（ESD）防护设计规范和指南

3. 易受ESD干扰的器件，如NMOS、CMOS器件等，应该尽量远离易受ESD干扰的区域。

4. 在PCB上设置静电防护与屏蔽地

以U6单板为例，在PCB的板边设置图4-3所示的静电防护与屏蔽地，该地环的宽度约5毫米，在外层的铜皮上喷锡（不要盖绿油），用过孔将各层的防护地环连接，过孔与过孔之间的间距控制在约10—13mm （400—500mil）。单板与背板的防护地通过连接器相连。静电防护与屏蔽地与工作地之间，应尽量保证间距大于3mm 。

静电防护与屏蔽地环可以只在PCB板的二个表面上铺设，内层上不设置防护地环。

图4-3 PCB上设置静电防护与屏蔽地

-8-

电子通讯设备ESD防护设计规范和指南

第 4 章 ESD防护设计要求

5. 在满足功能要求的前提下，优先选用抗静电能力强（即损伤阀值高）的元器件。

6. 相互之间具有很多互连线的元器件应尽可能彼此靠近。例如I/O器件与I/O连接器应尽量接近。

7. 信号线应该与其回流地线紧挨在一起,尽量在每根信号线的旁边安排一条地线。尽量采用地平面

或地线网格，而不采用单根地线。对于多层板，信号线应该尽量靠近地平面走线。

8. 易受静电干扰的信号线如时钟线、复位线等应尽可能短而宽；多层板中的时钟线、复位线应在

两地平面之间走线；

9. 对于多层板，应保证地平面的完整性，地平面内不应有大的开口。

10. 后背板上的布线区（包括信号层、地层及电源层）与固定后背板的金属螺钉边缘的距离至少5mm

以上。

11. 印制板地层通过接插件到后背板时，最好至少有一排接地插针，保证静电泄放地回路的通畅。

12. 在印制板的电源输入端应进行滤波，并用瞬态过电压抑制器件（TVS）抑制瞬态过电压。

13. 对于双面板，如果印制板上的电源线引线很长，则每隔8cm应在电源与地之间接入一个0.1uF的

陶瓷电容器。

14. 所有高速逻辑器件要求安装去耦电容。集成电路的电源与地之间应加0.01uF～0.1uF的陶瓷电

容器进行去耦。去耦电容应并接在同一芯片的电源端与地之间且要紧靠被保护的芯片。对于电源和地有多个引脚的大规模集成电路，应安装多个去耦电容。对于 …… 此处隐藏：2542字，全部文档内容请下载后查看。喜欢就下载吧 ……