教学文库网 - 权威文档分享云平台
您的当前位置:首页 > 文库大全 > 初中教育 >

信号发生器以及虚拟数字示波器的实现(3)

来源:网络收集 时间:2026-05-05
导读: (1)频率分辨率高 由wFc=l,可得分辨率为Af=fcLK,2“若时钟频率丘’LK不变,DDS的频率分辨率就由相位累加器的位数N决定。因为N一般取得很大,如32位、48位、60位,使得分辨率高,达到

(1)频率分辨率高

由wFc=l,可得分辨率为Af=fcLK,2“若时钟频率丘’LK不变,DDS的频率分辨率就由相位累加器的位数N决定。因为N一般取得很大,如32位、48位、60位,使得分辨率高,达到微赫兹级。

r2)频率切换快

DDS是一个开环系统,无任何反馈环节,这种结构使得DDS的频率转换时间极短。在DDS的频率控制字改变之后,需经过一个时钟周期之后按照新的相位增量累加,才能实现频率的转换。因为频率转换的时间等于wFc的传输时间,也就是一个时钟周期的时间。时钟频率越高,转换时间越短。再加上低通滤波器为主的器件响应时间很短,使得高速DDS系统的频率切换时间可达到纳秒级。

(3)输出相对带宽较宽

输出频率带宽为50%fcLK(理论值),考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制,DDS实际输出频率范围可达:0-40%fCLK.

libview虚拟示波器设计 信号发生器

第二章信号发生器系统设计

(4)频率变化时相位连续

改变DDS输出频率,实质就是改变相位增长率。而相位函数的曲线是连续的,只是在改变频率的瞬间其频率发生了突变,因而保持了信号相位的连续性。(5)输出信号的灵活性

在DDS内部加上相应控制如调频控制FM、调相控制PM和调幅控制AM,即可方便灵活地实现调频,调相和调幅功能,产生FsKPSKASK和MSK等信号。改变ROM中存储的数据,可以实现任意波形输出。

(6)杂散抑制差

由于DDS采用全数字结构,不可避免地引入了杂散。其来源主要有三个:相位累加器相位舍位造成的杂散;幅度量化误差(由存储器有限字长引起)造成的杂散和DAC非理想特性造成的杂散。

(7)输出带宽较窄

由于DDS内部DAC和波形存储器的工作速度限制,使得DDS输出的最高频率有限,不能直接运用于微波频段。

2.3信号发生器设计方案

本系统采用DDS芯片AD9850和数模转换芯片DAC0832与ATMEGA系列单片机MEGAl6与MEGA8产生正弦波、方波、白噪声以及三角波。利用CMOS高速多通道模拟器CD74HCA051实现正弦波、方波、三角波与噪声的合成。具体设计框图如图2-2所示9

libview虚拟示波器设计 信号发生器

中山大学硕士毕业论文

合成波

图2-2系统总体设计框图

下图为本系统电路板以及输出液晶部分和系统PCB版图

图2-3系统电路板

10

libview虚拟示波器设计 信号发生器

第二章信号发生器系统设计

图2.4输出液晶显示屏

图2-5系统PCB图

libview虚拟示波器设计 信号发生器

中山大学硕士毕业论文

第三章信号发生器各部分硬件电路设计

3.1正弦波与方波电路设计

这里采用了美国AD公司采用先进的直接数字频率合成(DDS)技术推出的高集成度频率合成器AD9850。AD9850采用先地蝗CMOS工艺,其功耗在3.3V供电时仅为155row,扩展工业级温度范围为-40~80℃,采用28脚SSOP表面封装形式。AD9850采用先进的DDS技术,在内部集成了32b相位累加器、14b正/余弦查询表和高性能的10bD/A转换器以及一个高速比较器。他通过并口或串口写入的频率控制字来设定相位累加器的步长大小,相位累加器输出的数字相位通过查找正/余弦查询表得到所需频率信号的采样值,然后通过D/A变换,输出所需频率的正弦波信号。还可以通过高速比较器将该正弦波信号转换成方波,作为时钟信号输出。可编程DDS系统的核心是相位累加器,它由一个加法器和一个N位相位寄存器组成,N一般为24~32。每来一个外部参考时钟,相位寄存器便以步长M递加。相位寄存器的输出与相位控制字相加后可输入到正弦查询表地址上。正弦查询表包含一仑正弦波周期的数字幅度信息,每一个地址对应正弦波中0"~360。范围的一个相位点。查询表把输入地址的相位信息映射成正弦波幅度信号,然后驱动DAC以输出模式量”。

正弦波

输出

方波输出

图3-1AD9850的组成框图

相位寄存器每过2N/M个外部参考时钟后返回到初始状态一次,相位地正弦查询表每消费品一个循环也回到初始位置,从而使整个DDS系统输出一个正弦波。输出的正弦波周期To=Te2N/M,频率fout=Mfe/2N,Te、fe分别为外部参考时钟的周期和频率。

AD9850采用32位的相位累加器将信号截断成14位输入到正弦查询表,

查询表的输出再被截断成10位后输入到DAC,DAC再输出两个互补的电流。

libview虚拟示波器设计 信号发生器

第三章信号发生嚣各部分硬件电路设计

DAC满量程输出电流通过一个外接电阻RSET调节,调节关系为

ISET=32(1.148V/RSET),RSET的典型值是3.9kn。将DAC的输出经低通滤波后接到AD9850内部的高速比较器上即可直接输出一个抖动很小的方波。

AD9850在接上精密时钟源和写入频率相位控制字之间后就可产生一个频率和相位都可编程控制的模拟正弦波输出,此正弦波可直接用作频率信号源或经内部的高速比较器转换为方波输出。在125MHz的时钟下,32位的频率控制字可使AD9850的输出频率分辨率达O.0291Hz;并具有5位相位控制位,而且允许相位按增量1800、90。、45。、22.50、11.250或这些值的组合进行调整。

AD9850的控制字与控制时序AD9850有40位控制字,32位用于频率控制,5位用于相位控制,1位用于电源休眠(Powerdown)控制,2位用于选择工作方式。这40位控制字可通过并行方式或串行方式输入到AD9850,图4是控制字并行输入的控制时序图,在并行装入方式中,通过8位总线A0…D7将可数据输入到寄存器,在重复5次之后再在FQ-UD上升沿把40位数据从输入寄存器装入到频率/相位数据寄存器(更新DDS输出频率和相位),同时把地址指针复位到第一个输入寄存器。接着在W-CLK的上升沿装入8位数据,并把指针指向下一个输入寄存器,连续5个W-CLK上升沿后,W-CLK的边沿就不再起作用,直到复位信号或FQ.UD上升沿把地址指针复位到第一个寄存器。在串行输入方式,W-CLK上升沿把25引脚的一位数据串行移入,当移动40位后,用一个FQ.UD脉冲即可更新输出频率和相位。图5是相应的控制字串行输入的控制时序图。

AD9850的复位(RESET)信号为高电平有效,且脉冲宽度不小于5个参考时钟周期。AD9850的参考时钟频率一般远高于单片机的时钟频率,因此AD9850的复位(RESET)端可与单片机的复位端直接相连。

值得一提的是:用于选择工作方式的两个控制位,无论并行还是串行最好都写成oo,并行时的lO、01和串行时的lO、Ol、ll都是工厂测试用的保留控制字,不慎使用可能导致难以预料的后果。AD9850与单片机接口设计

libview虚拟示波器设计 信号发生器

中山大学硕士毕业论文

单片机用来实现对整个系统的控制。单片机控制部分包括键盘显示电路以及频率合成部分的接口电路。 …… 此处隐藏:2026字,全部文档内容请下载后查看。喜欢就下载吧 ……

信号发生器以及虚拟数字示波器的实现(3).doc 将本文的Word文档下载到电脑,方便复制、编辑、收藏和打印
本文链接:https://www.jiaowen.net/wenku/47549.html(转载请注明文章来源)
Copyright © 2020-2025 教文网 版权所有
声明 :本网站尊重并保护知识产权,根据《信息网络传播权保护条例》,如果我们转载的作品侵犯了您的权利,请在一个月内通知我们,我们会及时删除。
客服QQ:78024566 邮箱:78024566@qq.com
苏ICP备19068818号-2
Top
× 游客快捷下载通道(下载后可以自由复制和排版)
VIP包月下载
特价:29 元/月 原价:99元
低至 0.3 元/份 每月下载150
全站内容免费自由复制
VIP包月下载
特价:29 元/月 原价:99元
低至 0.3 元/份 每月下载150
全站内容免费自由复制
注:下载文档有可能出现无法下载或内容有问题,请联系客服协助您处理。
× 常见问题(客服时间:周一到周五 9:30-18:00)