基于Nios - II的数字钟设计 - 图文(6)

（2） 更快的集成IP核。Quartus II软件包括SOPC Builder 工具，可以自动化的完成IP核的添加、参数设计和连接功能。

（3） 在设计周期的早期就对I/O引脚进行分配和确认。Quartus II软件可以预先在顶层模块未能完成时对I/O引脚分配和确认，这样可以在整个设计流程中尽早开始印刷电路板的布线设计工作。

（4） 存储器编译器。Quartus II软件中提供存储器编译器功能对嵌入式存储器进行管理，针对FIFO和RAM读操作的基于现有设置的波形动态生成功能。

（5） 用全新的命令行和脚本功能自动设计化流程。用户可以使用Quartus II软件中的图形界面独立运行Quartus II中的综合、布局布线、时序分析及编程等模块。并且能够对设计后的性能和功耗进行准确的估算。

3.1.2 Quartus II的设计流程

Quartus II软件有着完整的设计平台，FPGA利用Quartus II的设计流程如下图：

设计入口 综合 调试 布线布局 改变工程管理 时序分析 定时终止 编程与重构 图3.1 Quartus II的设计流程图

（1） 设计入口：Quartus II 的设计入口包括模块编辑器、MegaWizard管理器、

7

SOPC系统开发工具

文本编辑器和EDA设计输入工具。利用这些工具可以建立我们需要的设计代码并生成Symbol图，生成我们需要的所有子模块。

（2） 综合：综合是将HDL语言、原理图、等设计输入翻译成有基本逻辑器件组成的电路，Quartus II提供综合工具的分析和综合模块分析文件，并建立工程数据库，输出网表和映射文件，供布局布线工具使用。

（3） 布局布线：Quartus II可以完成布局布线功能，主要包括配置编辑器、分析布局、分析布局布线结果。将工程的逻辑和时序与器件可用资源相匹配，使得每个逻辑器件被分配最佳逻辑单元，并进行布线和时序的分析，选定互连路径和引脚分配。

（4） 时序分析：Quartus II软件中的TimeQuest可以时序分析所有逻辑，并达到设计的时序要求。操作要根据设计建立波形文件，选择我们的I/O口加载，设置好输入时间，自动执行。

（5） 仿真：Quartus II提供Simulator仿真工具，或者我们可以用第三方仿真软件进行仿真。

（6） 编程与重构：Quartus II软件正确编译工程之后，就可以对FPGA器件进行编程或配置，编程有被动串行模式、主动串行模式（AS）、JTAG模式、插座内编程模式，被动串行和JTAG模式允许使用CDF和Altera编程硬件进行编程，主动串行编程模式使用EPCS1或者EPCS4等串行配置器件编程，插座编程模式与CDF和Altera编程硬件可以对单个CPLD或者配置器件编程。

3.2 SOPC Builder 硬件开发工具功能

SOPC Builder系统开发工具允许嵌入式系统设计着在很短的时间内创建一个片上可编程系统（SOPC）。SOPC Builder工具已经集成到了Quartus II 软件中，在Quartus II软件菜单中的Tools工具下我们可以找到 SOPC Builder。

SOPC Builder配置流程如下：

处理器 配置处理器 制定指令 外设库 选择并配置外设 IP核模块 连接模块 生成系统 图3.2 SOPC Builder配置流程图

（1） 配置处理器，处理器系列包括了三种核心——快速的内核（Nios II/f）具

8

SOPC系统开发工具

备高性能，经济的内核（Nios II/e）具备低成本和标准的内核（Nios II/s）用于性能和尺寸的平衡。根据需要我们可以选择自己的处理器。

（2） 选择并配置外设，根据我们的硬件电路板，选择我们需要的外设接口设备，如：SDRAM、Flash、显示、按键等，SOPC Builder的IP库提供和丰富的标准外设，我们根据需要添加。

（3） 连接模块。根据实际需要，选择我们的复位地址和代码开始执行地址，我可以用自动或手动分配器件的基地址和中断地址。在应用场合较高或者硬件资源非常有限的情况下我们任需要给器件手动分配基地址。

（4） 生成系统，启动SOPC Builder的Generate命令，SOPC Builder将根据我们选择的处理器和外设自动生成一个硬件系统。

3.3 NIOS II IDE开发软件

软件开发调试环境。开发环境还包括了GNU工具链、硬件抽象层（HAL）、实时操作系统（RTOS）、TCP/IP堆栈、指令集仿真器（ISS）。

3.3.1 NIOS II 简介

NIOS II 是一个用户可配置的软核处理器，NOIS II 处理器不像ARM那样是由固定的硬芯片来实现，而是由软件设计实现，然后用设计文件来配置FPGA芯片。因此具有很大的灵活性。NIOS II系统设计分两大类：标准外设和自定义外设。Altera公司提供了系列的标准外设，如SDRAM、定时器、串行通信接口、通用IO口等标准外设。加上第三方软件的支持使得标准外设的IP核越来越丰富。由于在有些环境中需要运行某个程序需要处理大量的数据，这样占据相当多的CPU资源。在这种情况下我们可以自己定义一个外设，并集成到NOIS II系统中，来进行大量的数据处理，从而改变两个方面的NIOS II系统的性能，一是用硬件方式代替软件代码，实现处理速度明显提升；二是节省了CPU资源。

3.3.2 NIOS II IDE 软件开发流程

NIOS II IDE开发流程有 ： 创建工程 → 配置工程的系统属性 → 编译运行工程 → 调试模式 → Flash Progrmmer下载

（1） 在SOPC Builder下，在Nios II tools下点击Nios II IDE 启动我们的NIOS II IDE软件，创建一个C/C++工程，并选择好工程模板。每个模板都包含了一些列软件。

（2） 文件和工程配置。配置工程的系统属性，主要有代码优化级别、调试级别和System Library选项配置。

（3） 编译运行工程，在编译工程完了之后会产生写系统的头文件，我们要尤为关注的是system.h这个文件下的两个参数，一个是器件的基地址一个是器件的中断信号。

9

SOPC系统开发工具

（4） 调试模式，NIOS II IDE 包含了一个强大的GDB，其功能强大。我们将用USB-laster II把扩展名为（.sof）文件下载FPGA中，在Run/Debug AS/Nios II hardware就可以进入调试界面进行硬件调试。

3.4 开发板芯片介绍

3.4.1 开发板整体图片

图3.3 开发板整体图

3.4.2 FPGA芯片介绍

Altera公司 和Xilinx公司的FPGA芯片是现在主要的常用芯片，Altera公司的常用芯片中能支持SOPC的FPGA芯片主要分为高端和低成本FPGA芯片，高端FPGA有Stratix 系列、Stratix II 系列和Stratix III 系列等，低成本的FPGA有Cyclone II系列、Cyclone III系列、Cyclone IV系列等,在本次设计中所用的芯片是低成本的Cyclone IV系列EP4CE15F17C8N芯片。Cyclone IV系列的EP4CE15F17C8N信息如下图所示：

图3.4 EP4CE15F17C8的信息

EP4CE15F17C8N芯片拥有15408个逻辑单元，用户使用引脚有166个，具有

516096bits的嵌入式RAM，拥有4个内置的PLL，其IO口采用的是3.3V的LVTLL标准。

3.4.3 SDRAM芯片介绍

设计中所用FPGA芯片的SDRAM是外加HY57V2562GTR内存，HY57V2562GTR是容量为268435456bit（4bank X 4M X 16bit 即4个可选页 地址宽

10

SOPC系统开发工具

度为13行9列，数据宽度为16位）的同步动态随机存储器（SDRAM），全部采用CMOS工艺制成，其所有的端口都支持LV …… 此处隐藏：2188字，全部文档内容请下载后查看。喜欢就下载吧 ……