2015年信息组原试题A卷(10)

⒌某计算机指令字长24位，共能完成130种操作，采用单地址格式可直接寻址的范围是 ，采用2地址格式指令，可直接寻址范围是 。 和 。

⒎CPU从主存取出并执行该指令的时间叫 周期，它常常用若干个 周期来表示，而后者又包含若干个 周期？。

⒏通常控制器的设计分为 和 两大类，相对应的控制器结构就有 和 式，前者采用的核心器件是 ，后者采用的核心器件是 。

⒐在浮点数中,尾数用原码表示时,其规格化特征是 , 尾数用补码表示时,其规格化特征是 。

28

⒍ 根据CPU访问内存的的性质不同，可将CPU的工作周期分为 、 、

⒑计算机中乘除法一般是通过相加和 相结合实现的。 得分 二、选择题：（列各题四个备选答案中选出一个正确答案，并将其代号写在答题纸相应括号内。 答案错选或未选者，该题不得分。每小题1分，共15分。）

⒈ 下列数中最大的数是（ ）

①（01011001）2 ②(32)8 ③(28)10 ④( 11011001)补 2． 计算机中（ ）负责指令译码。 ① 算术逻辑单元

②控制单元 ③ 存储器译码电路 ④ I/O译码电路

⒊ Cache是由（ ）构成

① ROM ②SRAM ③ DRAM ④ EEPROM ⒋ 在微程序控制器中，机器指令与微指令的关系是( ) ① 每一条机器指令由一条微指令来执行

② 每一条机器指令由若干条微指令组成的微程序由一个微程序来解释执行 ③ 若干条机器指令由一个微程序来执行 ⒌下列芯片中，可读可写的是（ ） ① ROM ② EPROM

③ EEPROM ④ RAM

⒍CPU中，存放欲执行指令的寄存器是（ ）

① MAR

② PC ③ MDR ④IR

⒎总线通讯中的同步通讯是（ ）。 ① 只适合于CPU控制的方式 ② 由统一时序控制的方式 ③ 只适合于外围设备控制的方式

⒏一个16KB的存储器，其地址线和数据线的总和为（ ） ① 48 ② 46 ③ 36 ④ 52

⒐主存和CPU之间增加高速缓冲存储器的目的是（ ）

① 解决主存和CPU之间的速度匹配问题 ② 扩大主存容量

③ 既扩大主存容量又提高存取速度 ⒑数值0的补码有（ ）个 ① 1个

② 2个 ③ 3个 ④ 4个

⒒下列器件中存取速度最快的是（ ） ①Cache ②主存 ③寄存器 ④外存

⒓某机字长8位，采用补码方式（其中1位为符号位），则机器数所能表示的范围是（①-127 ┅ +127 ②-128 ┅ +128 ③-128 ┅ +127 ⒔设寄存器内容为00000000，若它等于-128，则为（ ） ① 原码 ② 反码 ③ 补码 ④ 移码 ⒕运算器由许多部件组成，其核心部件是（ ）

29

）①数据总线 ②算术逻辑单元 ③累加寄存器 ④多路开关 ⒖指令周期是（ ）

①CPU执行一条指令的时间 ②CPU从内存中取出一条指令的时间 ③CPU从内存中取出一条指令加上执行这条指令的时间 得分 ③ALU ④MAR ⑤MDR 得分 四、论述题：（共20分）

1．（10分）简单论述Cache系统工作原理，Cache系统需要解决的问题是什么？ 如何提高Cache系统的命中率？

2．（5分）简单论述中断系统需要解决的问题。 ⒊（5分）简单论述DMA控制器工作过程。 得分 五、计算题（15分）

⒈(5分)磁盘组有六片磁盘,没片有2个记录面,存储区域内经22厘米,外经33厘米,道密度为40道/厘米,内层密度为400位/厘米,问:

①共有多少存储面可以用? ②共有多少柱面? ③盘组总存储容量是多少?

⒉(5分)已知:X=-0.01111,Y=+0.11001,求[X]补, [-X]补, [Y]补, [-Y]补,X+Y=? ⒊(5分)已知:两浮点数X=0.1101×210, Y=0.1011×201,求:X+Y试编写程序。 得分 六、设计题：（共30分）

⒈ （5分）设CPU内部有PC、MAR、CU、MDR、IR，写出指令取指周期的全部微操作。 2. （5分）设机器字长32位，主存容量为1MB，16个通用寄存器，共32条指令，请设计双地

址指令格式，要求有立即数、直接、寄存器、寄存器间接、变址、相对六种寻址方式。

⒊（20分）某机器中，已知配有一个地址空间为0000H—1FFFH的ROM区域。现在使用一个RAM芯片（8K×4）形成一个16K×8的SRAM区域，起始地址为2000H。假设RAM芯片有CS#和WE#信号控制端。CPU地址总线为A15—A0，数据总线为D7—D0，控制信号为R/W#，MREQ#（当存储器进行读或写操作时，该信号指示地址总线上的地址是有效的）。要求：

①设计存储器扩展方案（指出SRAM需要几片，电路怎么连接）； ②画出ROM和SRAM同CPU连接线路。

三、解释下列英文缩写的含义(5分) ①PC ②IR

30