基于dsp的语音信号编码器 - 图文(5)

（2） 模数转换模块

C281x数字信号处理器上的ADC模块将外部的模拟信号转换成数字量，ADC模块可以将一个控制信号进行滤波或者实现运动系统的闭环控制。尤其是在电机控制系统当中，采用ADC模块采集电机的电流或者电压实现电流环的闭环控制。 （3） SPI是一个高速同步串行通信接口，能够实现DSP与外部设备或另一

个DSP之间的高速串行通信。应用中经常使用SPI接口和扩展外设的移位寄存器、LCD显示以及ADC等外设通信。SCI属于异步串行接口，支持标准的UART异步通信模式i，并采用NRZ(No-Return-Zero)数据格式，可以通过SCI串行接口与其他的异步外设进行通信。

（4） CAN总线通信模块

TMS320F281x数字信号处理器上的CAN总线接口模块是增强型的CAN接口，完全支持CAN2.0B总线规范。它有32个可配置的接收/发送邮箱，支持消息的定时邮递功能。最高通信速率可以达到1Mbps。可以使用该接口构建高可靠的CAN总线控制或监测网络。

（5） 看门狗

看门狗主要用来检测软件和硬件的运行状态，当内部计数器溢出时，

将产生一个复位信号。为了避免产生不必要的复位，要求用户定期对看门狗定时器进行复位。如果不明的原因使CPU中断程序，看门狗将产生一个复位信号，比如系统软件进入了一个死循环或者CPU的程序运行到了不确定的程序空间，从而使系统不能正常工作。在这种情况下，看门狗电路将产生一个复位信号，使CPU复位，程序从系统软件的开始执行。通过这种方式，看门狗有效的提高了系统的可靠性。 （6） 通用目的数字量I/O 在C281x处理器有限的引脚当中，相当一部分都是特殊功能引脚和GPIO引脚公用的。实际上，GPIO作为与其他设备进行数据交换的通道，也是非常有用的。GPIO Mux寄存器选择这些引脚的功能（特殊功能引脚或数字量I/O），如果配置成通用的数字I/O引脚，则还需要PxDATDIR 数据和方向控制寄存器来控制。 （7） PLL时钟模块

锁相环（PLL）模块主要用来控制DSP内核的工作频率，外部提供一个参考时钟输入，经过锁相环倍频或分频后提供给DSP内核。C281x数字信号处理器能够实现0.5~10倍的倍频。

（8） 多通道缓冲串口(Mcbsp)

多通道缓冲串口主要有以下几个特点：

除DMA外，与TMS320C54x/TS30C55x数字信号处理器的McBSP兼容；

全双工通信模式；

双缓冲数据寄存器，能够实现连续的通信数据流； 收发的帧和时钟相互独立；

可以采用外部移位时钟或内部的时钟； 支持8、12、16、24或32位的数据格式； 帧同步和数据时钟的极性都是可编程的； 可编程的内部时钟和同步帧； 支持A-bis模式；

能同CODEC、AIC（Analog Interface Chips）等标准串行A/D和D/A

器件接口；

同SPI接口兼容，当系统工作在150HZ频率时，SPI接口模式可以工作在75Mbps；

两个16*16深度的发送通道FIFO； 两个16*16深度的接受通道FIFO；

（9） 外部中断接口

（10） TMS320F281x数字信号处理器支持多种外设中断，外设中断扩展模

块最多支持96个独立的中断。并将这些中断分成8组，每一组有12个中断源，根据中断向量表来确定产生的中断类型。CPU将自动获取中断向量，在响应中断时，CPU需要9个系统时钟完成中断向量的获取和重要CPU寄存器的保护（中断响应延时为9个系统时钟）。因此，CPU能够相当快地响应外设产生的中断。

(11）JTAG

?JTAG(Joint Test Action Group)联合测试行动小组; 是一种国际标准测试协议,主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，如DSP、FPGA（现场可编程门阵列）器件等; (12）12位ADC，16通道

ADC模块有16个通道，可配置为两个独立的8通道模块以便为事件管理器A和B服务。两个独立的8通道模块可以级联组成一个16通道模块。虽然有多个输入通道和两个序列器，但在ADC模块中只有一个转换器。

2.2.4 TLV320AIC23芯片

TLV320AIC23是TI公司推出的一款高性能立体声音频编解码器，内置耳机输出放大器，支持mic和line in二选一的输入方式。输入和输出都具有可编程的增益调节功能。TLV320AIC23的模／数转换器(ADC)和数，模转换器(DAC)集成在芯片内部．采用先进的Σ-△过采样技术．可以在8kHz至96kHz的采样率下提供16bit、20bit、24bit和32bit的采样数据。ADC和DAC的输出信噪比分别可达90dB和100dB。同时。TLV320AIC23还具有很低的功耗(回放模式为23mW。节电模式为15μw)。上述优点使得TLV320AIC23成为一款非常理想的音频编解码器，与TI的DSP系列相配合更是相得益彰。 1）TLV320AIC23详细指标：

高品质的立体声多媒体数字语音编解码器 在ADC采用48KHZ采样率时噪音90DB 在DAC采用48KHZ采样率时噪音100DB

1.42V-3.6V核心数字电压：兼容TIF28X DSP内核电压 2.7V-3.2V缓冲器和模拟：兼容TI28X DSP内核电压 支持8KHZ-96KHZ的采样频率 软件控制通过TIMCBSP接口

音频数据输入输出通过TIMCBSP接口 1） TLV320AIC23的管脚介绍 芯片的管脚图如下所示：

芯片TLV320AIC23一共有28个管脚，其每一个管脚的名称与功能在下表： 引脚 功能 AGND 模拟地 AVDD BCLK 模拟电源供应输入。电压水平是额定3.3V I2S串行位时钟。在音频主模式，AIC23产生信号并将其发送给DSP芯片。在音频从模式，该信号有DSP芯片产生。 BVDD 缓冲器供应输入。电压范围从2.7～3.6V CLKOUT 时钟输出。这是XTI输入的缓冲版，可使用为XTI频率的1倍或1/2倍，在采速率控制寄存器的第7位控制频率的选择。 CS 控制输入端口锁存/地址选择。对于SPI控制模式，该输入作为数据锁存控制。对于两线控制模式，该输入定义了器件地址位的第7位 DIN 对于sigma-delta立体声DAC,I^2C格式的串行数据输入 DGND 数字地 DOUT 从sigma-delta立体声 DAC,I^2C格式的串行数据输出 DVDD 数字电源输入。电压范围从1.4～3.6V HPGND 模拟扬声器放大器接地 HPVDD 模拟扬声器放大器电源。电源输入范围正常是3.3V LHPOUT 左部立体声混频放扬声器输出，额定0DB输入水平是1V（方均根值），在1DB阶段提供-73～6DB的增益 LLINEIN 左立体声线输入频道。额定0dB输入水平是1V，在1.5DB阶段提供从-34.5~12DB的增益 LOUT 左立体声混音频道线输出，额定输出水平是1V LRCIN I2S DAC字时钟信号。在音频主模式，AIC23产生帧信号，并将其发送到DSP芯片。在音频从模式，该信号与DSP芯片产生 LRCOUT I2S ADC字时钟信号在音频主模式，AIC23产生帧信号，并将其发送到DSP芯片。在音频从模式，该信号与DSP芯片产生。 MICBIAS 对驻极体传声器偏差调整缓冲的低噪声电压。电压水平是额定AVDD的3/4 MICIN 对使用驻极体传声器偏差调整缓冲的放大器的输入。如果没有外部阻抗，默认的增益是5 MODE 串行接口模式。0为I^2C模式1为SPI模式 NC 空脚 RHPOUT 右部立体声混频放扬声器输出，额定0DB输入水平是1V（方均根值），在1DB阶段提供-73～6DB的增益 RLINEIN 右立体声线输入频道。额定0dB输入水平是1V，在1.5DB阶段提供从-34.5~12DB的增益 ROUT 右立体声混音频道线输出，额定输出水平是1V SCLK 控制口串行数据时钟对于SPI和两线控制模式，这是串行时钟输入 SDIN 控制口串行数据输入。对SPI和两线控制模式，这是串行数据输入，也用作复位后的控制协议选择 VMID 解耦电压输入。为进行噪声滤波，10uF、0.1UF的电容应并行连接到这一引脚 XTI/MCLK 晶振或者外部时钟的输入。用作AIC23内部时钟的导出 XTO 晶振输出端，连接外部晶体。若XTI连接外部时钟源，则 …… 此处隐藏：3334字，全部文档内容请下载后查看。喜欢就下载吧 ……