秒表电路的实习报告 - 图文(2)

计数器74ls160

74LS160的管脚图及功能表如下:

V CC CO Q0 Q1 Q2 Q3 ET LD 74LS160功能表

RD LD ET EP CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 0 × × × × × × × × 0 0 0 0

1 0 × × ↑ D C B A D C B A 1 1 0 × × × × × × 保 持 1 1 × 0 × × × × × 保 持 1 1 1 1 ↑ × × × × 计 数

16 15 14 13 12 11 10 9 74LS160 6 7 8 RD CP D0

1 2 3 4 D1 D2 D3 EP GND 图7 为74LS160管脚图及功能表

74LS160为异步清零计数器，即RD端输入低电平，不受CP控制，输出端立即全部为“0”，功能表第一行。74LS160具有同步预置功能，在RD端无效时，LD端输入低电平，在时钟共同作用下，CP上跳后计数器状态等于预置输入DCBA，即所谓“同步”预置功能（第二行）。RD和LD都无效，ET或EP任意一个为低电平，计数器处于保持功能，即输出状态不变。只有四个控制输入都为高电平，计数器（161）实现模10加法计数，Q3 Q2 Q1 Q0=1001时，RCO=1。 8421码加权计数器：，QD、QC、QB、QA输出见计数器工作波形图：

显示译码芯片74ls48

BCD七段译码器。其输出的是驱动七段字形的七个信号，最常见的型号有74LS48、74LS47等。

8的输入端是A3A2A1A0四位二进制信号（8421BCD码），a、b、c、d、e、f、g是七段译码器的输出驱动信号，高电平有效。可直接驱动共阴极七段数码管。 74LS48管脚排列图：

74LS48功能示意图:

数码管

共阴式LED数码管的原理图，使用时，共阴级接地，7个阳极a~g由相应的BCD七段译码器来驱动，显示规则如下表： 0 a H L H H 1 b H H H H 2 c H H L H 3 d H L H H 4 e H L H L 5 f H L L L 6 g L L H H 显示 0 1 2 3 L H L H H L L H H H H H L H H L L L H L H H H L H H H L 4 5 6 7 2 线－4 线译码器74ls139

139为两个2 线－4 线译码器，当选通端（G1）为高电平，可将地址端（A、B）的二进制编码在一个对应的输出端以低电平译出。

若将选通端（G1）作为数据输入端时，139 还可作数据分配器。 管脚图如下：

六、电路图及电路工作原理

根据所选元件的真值表，连接好元件即可。 原理图如下：

图1为电子秒表的原理图,按功能可分为5个单元电路进行分析。

其中单元1为多谐振荡器；

单元2为2-4线译码开关控制电路； 单元3为计数器和分频器； 单元4为译码显示单元。

工作原理

本电路使用74ls160级联成100进制的计数器，即可满足题目的要求量程为最大99秒。左边的74ls160为十位，右边的74ls160为个位秒，右边的进位输出端接到左边的计数控制端CET，而两块芯片的CLK均接同一个时钟信号，当各位秒进位时，右边的74ls160仅为输出端输出高电平，由于左边的74ls160CET端接右边的进位输出端，故每次个位进位时，十位秒就加一，根据芯片资料控制其他端口，这样就组成了一个100进制的加法计数器。

控制部分，由于题目要求只采用一个开关来控制开始计数、保持计数、清零，

一个开关来控制多个状态，我采用的是用一块74ls160接成一个3进制的加法计数器，再通过一个2-4线译码器将3进制计数器的3个状态译出来。采用一个弹性开关的来控制3进制计数器的时钟信号，开关每次按下弹起的瞬间，74ls160芯片获得一个上升的时钟沿，每按一次加一。由此通过译码芯片的输出端来控制100进制计数器的计数、保持、清零。具体接法如下图：

元件清单

表2 元件清单表 元件 与非门 定时器 计数器 电阻 译码器 规格 74LS00 555 74LS160 470Ω 74ls48 数量 2 1 3 14 2 元件 7段数码管 电阻 电容 电阻 开关 规格 红色 2.5k 100uf 10k 弹性开关 数量 2 1 2 1 1