第2部分-计算机程序设计员（FPGA嵌入式应用） - 3级 - 鉴定要素

上海市职业培训研究发展中心 《计算机程序员(FPGA嵌入式应用)》（3级）鉴定要素细目表

《计算机程序员(FPGA嵌入式应用)》（3级）

理论知识鉴定要素细目表

职业（工种）名称 职业代码 序号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 鉴定点代码 章 节 目 点 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 2 2 2 3 3 3 3 3 4 4 4 4 4 4 4 5 5 5 6 6 6 6 7 1 2 3 4 5 1 2 1 2 3 4 1 2 3 4 5 6 1 2 1 2 3 数字电路基础 数字逻辑 数字电路与数字信号的概念 数制的概念 二进制数的算术运算 二值逻辑变量与基本逻辑运算 逻辑函数及其表示方法 布尔逻辑 布尔逻辑代数 布尔逻辑函数的卡诺图化简法 组合逻辑电路 组合逻辑电路的分析 组合逻辑电路的设计 典型组合逻辑电路的分析 组合逻辑电路中的竞争冒险 时序逻辑电路 锁存器和触发器 时序逻辑电路的基本概念 同步时序逻辑电路的分析 同步时序逻辑电路的设计 异步时序逻辑电路的分析 典型时序逻辑电路的分析 数模转换与模数转换 数模转换的原理 模数转换的原理 有限状态机 摩尔状态机 米勒状态机 状态机的编码 IP 名称·内容 计算机程序员(FPGA嵌入式应用) 等级 3级 分数 重要 系数 系数 51 5 1 1 1 1 1 2 1 1 4 1 1 1 1 6 1 1 1 1 1 1 2 1 1 3 1 1 1 10 5 5 5 9 9 9 5 5 5 9 9 9 9 9 5 9 5 9 9 9 5 9 5 5 5 9 9 9 9 5 备注 第1页 共14页

上海市职业培训研究发展中心 《计算机程序员(FPGA嵌入式应用)》（3级）鉴定要素细目表

23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 2 2 2 7 7 7 7 7 7 7 7 7 7 8 8 8 8 8 8 8 8 8 8 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 1 1 1 1 1 1 2 2 2 3 4 5 1 2 2 2 2 2 2 2 2 1 1 1 1 2 2 2 2 3 3 3 4 4 4 1 IP的基本概念和分类 3 1 1 1 2 1 1 1 1 1 9 1 7 1 1 1 1 1 1 1 10 3 1 1 1 3 1 1 1 2 1 1 2 1 1 70 2 1 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 9 9 5 5 5 5 5 5 9 9 5 5 9 5 1 1 1 IP的定义 2 IP的分类 3 IP重用 IP设计方法 1 IP设计目标 2 IP设计流程 IP的验证 IP核的选择 IP市场 EDA EDA的概念 EDA技术 1 电子系统级设计 2 动态验证 3 静态验证 4 逻辑综合 5 可测性设计 6 布局布线技术 7 物理验证/参数提取 FPGA介绍 FPGA的逻辑资源 1 Slice的结构 2 LUT的作用 3 硬件乘法器的概念 FPGA的IO资源 1 IOB的概念 2 IO的电平信号标准 3 数控阻抗DCI的概念 FPGA的存储资源 1 分布式存储器 2 片内块状存储器 FPGA的时钟资源 1 全局时钟网络 2 时钟管理单元 Verilog HDL Verilog HDL知识 HDL介绍 第2页 共14页

上海市职业培训研究发展中心 《计算机程序员(FPGA嵌入式应用)》（3级）鉴定要素细目表

50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 1 2 2 2 2 2 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 2 1 2 3 4 1 1 1 2 2 2 2 3 3 3 3 4 4 4 4 4 4 4 4 4 4 5 5 5 6 6 6 6 7 7 7 Verilog HDL和VHDL的比较 Verilog HDL模块的基本概念 模块的结构 模块的端口定义 模块的内容 模块的例化 Verilog HDL语法的基本概念 标志符与注释 1 4 1 1 1 1 39 2 1 1 3 1 1 1 3 1 1 1 9 1 1 1 1 1 1 1 1 1 2 1 1 3 1 1 1 4 1 1 5 9 9 9 9 9 5 5 5 5 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 1 标志符 2 注释 数字与逻辑数值 1 逻辑数值 2 常量 3 参数 数据类型 1 数据类型综述 2 线网类型 3 寄存器类型 运算符和表达式 1 赋值运算符 2 算术运算符 3 逻辑运算符 4 关系运算符 5 条件运算符 6 位运算符 7 拼接运算符 8 移位运算符 9 一元运算符 触发事件控制 1 信号电平事件语句 2 信号跳变沿事件语句 条件语句 1 IF语句 2 CASE语句 3 条件语句的深入理解 循环语句 1 REPEAT语句 2 WHILE语句 第3页 共14页

上海市职业培训研究发展中心 《计算机程序员(FPGA嵌入式应用)》（3级）鉴定要素细目表

79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 4 4 4 4 4 4 4 5 5 5 5 5 5 5 5 5 5 5 5 6 7 7 8 8 8 8 9 9 9 9 9 9 9 10 10 10 10 10 1 2 3 4 5 6 1 1 1 1 1 2 2 2 3 3 3 3 FOR语句 4 循环语句的深入理解 任务与函数 1 任务（TASK）语句 2 函数（FUNCTION）语句 3 任务和函数的深入理解 系统任务语句 1 系统任务 $monitor 2 时间度量系统函数$time 3 系统任务$finish 4 系统任务$stop 5 系统任务$readmemb和$readmemh 6 系统任务 $random 编译预处理语句 1 宏定义`define语句 2 条件编译命令`if语句 3 文件包含`include语句 4 时间尺度`timescale语句 典型组合逻辑模块的设计 加法器的设计 乘法器的设计 比较器的设计 多路选择器的设计 总线和总线操作 流水线的设计 典型时序逻辑模块的设计 有限状态机FSM 1 1 3 1 1 1 6 1 1 1 1 1 1 4 1 1 1 1 6 1 1 1 1 1 1 8 4 1 1 1 1 2 1 1 2 1 1 11 第4页 共14页

9 9 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 9 9 9 9 9 5 5 9 9 9 9 9 9 9 9 9 9 9 9 9 100 2 101 2 102 2 2 103 2 104 2 105 2 107 2 2 2 106 2 1 状态机的状态编码 2 1段式状态机 3 2段式状态机 4 3段式状态机 计数器 1 Johnson计数器 2 Gray码计数器 移位寄存器 1 通用移位寄存器 2 桶形移位寄存器 设计验证 上海市职业培训研究发展中心 《计算机程序员(FPGA嵌入式应用)》（3级）鉴定要素细目表

2 6 6 6 6 6 6 6 6 6 6 6 6 6 6 1 1 1 1 1 1 2 2 2 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 2 2 2 3 4 4 4 4 4 4 5 1 1 1 1 2 1 2 3 3 3 3 4 5 6 7 8 9 1 2 后综合设计验证 2 1 1 2 1 1 1 5 1 1 1 1 1 1 15 4 3 1 1 1 1 11 1 1 3 1 1 1 1 1 1 1 1 1 45 12 1 11 9 9 5 5 5 5 5 5 9 9 9 9 5 5 5 5 1 5 5 1 5 5 5 5 9 9 9 9 5 1 1 1 5 5 5 5 5 5 108 2 109 2 2 110 2 111 2 112 2 2 113 2 114 2 115 2 116 2 117 2 3 3 3 118 2 1 基于仿真的验证 2 形式化验证 面向验证的编码风格 1 功能正确性 2 时序正确性 定时验证 时序分析基础 1 周期与最大时钟频率 2 时钟建立时间 3 时钟保持时间 4 时钟输出延时 5 引脚到引脚延时 定时验证的系统任务 FPGA开发基础 FPGA的开发方法 原理图设计 119 3 120 3 121 3 122 3 3 123 3 124 3 3 125 3 126 3 127 3 128 3 129 3 130 3 131 3 132 3 133 3 4 4 4 1 原理图模块的创建 2 模块信号的定义与模块符号的创建 3 状态图模块的创建 HDL代码设计 FPGA开发工具 FPGA工程创建 功能仿真工具ISimulator IP核配置工具Core Generator 1 时钟管理单元DCM的配置和使用 2 片内块状存 …… 此处隐藏：2790字，全部文档内容请下载后查看。喜欢就下载吧 ……