基于GPRS远程无线数据采集系统设计 - 图文(5)

河北农业大学毕业论文

21

河北农业大学毕业论文

4.2.2 SDRAM的设计

SDRAM具有高速、大容量等优点，是一种具有同步接口的高速动态随机存储器，它的同步接口和内部流水线结构允许存储外部高速数据，数据传输速度可以和ARM的时钟频率同步，主要用作程序的运行空间、数据及堆栈区。ARM内部有一个可编程的16位或者是32位宽的SDRAM接口，允许连接两组SDRAM容量 512Mblt。本系统设计中选择了Hynix公司的HY57v561620FTP一H，它的容量是16MB，单片数据宽度是16位，为了增加数据吞吐能力，所以选取了两片SDRAM构成犯位地址宽度。

SDRAM模块的原理图如图4.3所示。其中，SDRAM的存储单元可理解为一个电容，总是倾向于放电，为了避免数据丢失，必须定时刷新。因此，要在系统中使用SDRAM，就要求微处理器具有刷新控制逻辑，或者是在系统中另外加入刷新控制逻辑电路。ARM芯片在片内具有独立的SDRAM刷新控制逻辑，可以方便地与SDRAM接口，但有的ARM芯片则没有SDRAM刷新控制逻辑，就不能直接与SDRAM接口。

SDRAM内存芯片的主要信号有数据信号、控制信号、地址信号，均为工作时钟同步输入，输出信号。控制信号主要有:CS(片选信号)，SCKE(时钟使能信号)，CAS、RAS、WE(读写控制命令字)，DQM(输入、输出使能信号)，通过CAS、RAS、WE的各种逻辑组合，可以产生各种控制字。在Cs，SCKE，DQM，RAS、CAS、WE这些控制信号中，CS片选信号由MCU芯片上的通用片选信号发出，需要从8个通用片选端nGCS[7:0]中的选择一个，作为两片sDRAM共用的片选信号。

22

河北农业大学毕业论文

4.2.3FLASH的设计

闪存 (FLASHRoM)属于半导体存储器的一种，属于非易失性存储器。FLASH存储器具有速度快、成本低、结构简单、编程可靠等优点。因此在嵌入式系统中的应用也越来越多。

本设计中采用 KgF120864MshitNandFlash闪存芯片。该器件存储容量为 16Mxs位，除此之外，还有slZKxs位的空闲存储区。该器件采用TSOP48封装，工作电压为2.7v至3.6v。8位I/O端口采用地址、数据和命令复用的方式，这样既减少了引脚数，也可以使得接口电路简捷。

该器件均用于提供启动代码和操作系统运行时的永久性设置。NandFlash上定义有作为整个系统的启动引导的区块，属于8个地址空间中的BANKO，物理起始地址为0X0000000o。 NandFlashRoM虽然采用了TsoP4s封装，但是其实需要有效连接的管脚并不多，这是和NandFlash的特殊I/O接口有关的，因此芯片48根线中，只须引出8根数据I/O线，6根控制线，2根高电平参考电压引脚，接3.3V，2根地电平参考电压引脚，接地;由于是电路板上的应用，因此将写保护引脚接地永久取消写保护;其余的引脚全部空接。硬件电路设计如图4.4所示

23

河北农业大学毕业论文

4.2.4 UART的设计

S3C2440共支持有三个UART接口，UARTO、UARTI、UARTZ，均支持中断方式和DMA方式。其中用UARTI与PC的串行通信接口连接，默认情况下将系统运行时的109信息传输到PC，用于系统启动代码的调试，另两个口亦可设定成与外设连接的功能或者与单片机通信的功能。因为53C2440的TTL输出电平为+3.3V，因而需要用MAX3232芯片将输出电平转至供PC机COMI口的RS232电平(1:+5~+15、0:-5~-15)。MAX3232芯片的使用非常广泛，但基本都是严格遵循着手册里规定的器件应用选型进行。由于提高电压需用电容充当电荷泵，所以需要使用四个0.1μF的电容与MAX3232的对应管脚相接，具体接法如图4.5所示。

24

河北农业大学毕业论文

4.2.5 网络模块的设计

本设计中采用DMg000芯片，它是一块全集成和高效率的芯片，其上带有以太网MAC控制器和通用处理接口，支持标准 10M/looM自适应，可在低功耗和高性能运行两种方式下工作，工作电压为3.3V。DM9000也能提供Mn接口连接HPNA设备或者其他支持Mn接口的收发器，并支持8位、16位、32位的接口来适应不同的微处理器对内部存储器的访问。由于数据有时候是以触发形式收到的，因此，DM9000还集成有接收缓冲区，以便在接收到数据时能把数据放到这个缓冲区中，然后由数据链路层直接从该数据缓冲区中取走数据。

设计中使DM9000处于I/O空间模式工作状态，I/O空间模式下，DM9000的内部packagepage存储器可通过8个16位I/O端口访问，而这8个I/O口被映射到主机的16个8位的I/O空间，偏移地址从0000H到000FH。DM9000芯片的十六位数据总线与MCU数据总线的低十六位相连，地址线方面将DMgO00的SAS、SAg置高电平使得DM9000的基址被置于0300H，用低四位地址线与MCU的低四位相连，与读写I/O口的偏移地址位数相匹配。网络模块的电路原理图如下图4.6所示。

25