定点补码一位乘法器的设计(2)

（1） 创建求乘数补码电路模块设计原理图。

求乘数补码电路原理结构如图2.2(a)所示，实际电路如图2.2(b)所示。

计算机组成原理课程设计定点补码一位乘法器的设计

图2.2(a) 求乘数补码电路模块逻辑框图

图2.2(b) 实际取补电路

（2）创建元件图形符号

其元件图形符号如图2.3所示：

计算机组成原理课程设计定点补码一位乘法器的设计

图2.3 求乘数补码电路模块元件图形符号

（3）功能仿真

对创建的取补模块进行功能仿真，验证其功能的正确性，可用Xilinx foundation f3.1编译器的Simulator模块实现。仿真结果如图2.4所示：

图2.4 取补模块仿真结果

2.2.2选择器模块的设计与实现

选择器主要由一个D2-4E芯片和逻辑门电路控制选择输出。输入端输入的值

计算机组成原理课程设计定点补码一位乘法器的设计

分别为[ X]补，[X]补以及“00000000”（八个输入端为一组）。

D2-4E芯片的A0和A1端的“0”和“1”控制D0，D1，D2，D3当A0A1为01时，输出为D2高电平，即为D2输出值为1，通过逻辑门电路实现输出为[ X]补的值；当A0A1为10时，输出为D1为 高电平，即为D1输出值为1，通过逻辑门电路实现输出为[X]补的值；当A0A1为00时，输出为D0为 高电平，即为D0输出值为1，同时当A0A1为11时，输出为D3为 高电平，即为D3输出值为1，由于此时D0和D3输出值为相同，故此两条数据线通过一个或门输出一条数据线，此时输出值为“00000000”。正好实现三输入一输出的选择器模块。

（1）创建选择器设计原理图。

三输入一输出选择器原理结构如图2.5所示：

图2.5 选择器原理框图

计算机组成原理课程设计定点补码一位乘法器的设计

（2）创建元件图形符号

其元件图形符号如图2.6所示：

图2.6 选择器元件图形符号

（3）功能仿真

对创建的三输入一输出器模块进行功能仿真，验证其功能的正确性，可用Xilinx foundation f3.1编译器的Simulator模块实现。仿真结果如图2.7所示：

(a) (b)

计算机组成原理课程设计定点补码一位乘法器的设计

(c) (d)

图2.7 选择模块仿真结果图

2.2.3 乘数补码移位寄存器模块的设计与实现

乘数补码移位寄存器模块由八个二选一选择器（MUXCY），9个寄存器（FD）组成，CP端输入的是1个低电平信号其余都为高电平信号。MUXCY选择器由控制信号S端，输入端Di和Ci，以及输出端O组成，当S端为低电平信号时，选择输出Di值，当S端为高电平信号时，选择输出Ci值。每次的输出信号寄存到FD中，MUXCY输出端O连接下一位的寄存器，这样就实现了移位寄存的功能。

移位的Y07和08两个输出端恰好为yn和yn 1的两个值，yn和yn 1的两个值要分别接到选择器的A0和A1端。

（1）创建乘数补码移位寄存器模块设计原理图。

乘数补码移位寄存器原理结构如图2.8所示：

计算机组成原理课程设计定点补码一位乘法器的设计

图2.8 乘数补码移位寄存器原理结构图

（2）创建元件图形符号

其元件图形符号如图2.9所示：

图2.9 乘数补码移位寄存器电路模块元件图形符号

计算机组成原理课程设计定点补码一位乘法器的设计

（3）功能仿真

对创建的乘数补码移位寄存器模块进行功能仿真，验证其功能的正确性，可用Xilinx foundation f3.1编译器的Simulator模块实现。仿真结果如图2.10所示：

图2.10 乘数补码移位寄存器模块仿真结果

2.2.4 部分积移位寄存器模块的设计与实现

部分积移位寄存器模块是由一个8位寄存器（FD8CE）和四个逻辑门电路组成，实现部分积移位寄存功能。由于部分积的初始值为“00000000”，这样就要求FD8CE寄存器的初始值为“00000000”，只需要给清零端CLR一个高电平的信号即可实现。

进行部分积移位时，要求移位过程中保证符号位相同，这样就需要把第一位符号位复制为两个数，而其余的6位相继向下串一位，这样就实现了移位功能，同时还保证的符号位相同。

（1）部分积移位寄存器设计原理图。

部分积移位寄存器原理结构如图2.11所示：

计算机组成原理课程设计定点补码一位乘法器的设计

图2.11 部分积移位寄存器原理图

（2）功能仿真

对创建的寄存器模块进行功能仿真，验证其功能的正确性，可用Xilinx foundation f3.1编译器的Simulator模块实现。仿真结果如图2.12所示：

图2.12 部分积移位寄存器仿真结果

计算机组成原理课程设计定点补码一位乘法器的设计

2.2.5加法器模块的设计与实现

加法器模块是在系统提供的八位加法器（ADD8）的基础上，根据实际情况改造而来。由于系统ADD8的输入输出的高低位与前几个模块的正好相反，所以为了实现功能对ADD8进行了改装。改装后内部结构如图2.13所示。

图2.13 改装后加法器内部结构图

2.3 仿真调试

仿真调试主要验证设计电路逻辑功能、时序的正确性，本设计中主要采用功能仿真方法对设计的电路进行仿真。通过多组数据进行仿真测试，分别对两个正

计算机组成原理课程设计定点补码一位乘法器的设计

数相乘，一个正数与一个负数相乘，两个负数相乘结果进行检验。

（1）建立仿真波形文件及仿真信号选择

功能仿真时，首先建立仿真波形文件，选择仿真信号，对选定的输入信号设置参数，选定的仿真信号和设置的参数如表2. 3所示。

表2.3 仿真信号相关参数表

（2）功能仿真结果与分析

仿真结果分别如图2.14(a)、(b)、(c)所示。