DS12887引脚和主要内部功能

DS12887引脚和主要内部功能

DS12887引脚和主要内部功能

操作

图表1的数据块显示了DS12887引脚和主要内部功能之间的联系。下面将说明各个引脚的功能。

掉电上电补偿

不管输入电压的大小，实时钟将继续工作。所有的RAM，时间，日历和警告记忆设施都是非易失性的。当电压高于4.25V时DS12887在200ms后将有效。假设晶振在运行，并且晶振countdown chain is not in reset（例如：寄存器A）。提供电后，经过若干个时间周期系统趋于稳定。当电压低于4，25V时，不管输入引脚的选通信号如何，芯片总被迫处于高阻状态。因此，DS12887是写保护。当电压降到开关电压以下，内部的锂电源继续供电使时钟和RAM继续工作。

信号描述

GND,Vcc-Dc这个装置必须通过一些引脚接地，接电源。输入电压是5V。当5V电压有了正常的限制，这个设备完全有效，这时数据可读可写。当电压低于4，25V，读写都不会受到限制。而且记时功能在更低的输入电压下也不会受到限制。当电压低于3V，RAM和计时器都靠内部的锂电源继续工作。不管输入电压如何，在25摄氏度时计时功能将保持每月1分钟的精确度。

MOT(模式选择)模式选择引脚提供了两种总线类型的选择。当接Vcc时，选择的是Motorola的总线时序；当接地或悬空，选择的是Intel总线时序。这个引脚内部有一个大约20千欧的下拉电阻。

SQW（方波输出）方波输出引脚can output a signal from one of 13 taps provided by the 15 internal pider stages of the real time clock。方波输出的频率可以通过设计寄存器A来变化，如表一。寄存器B的方波输出字节可以用来控制方波信号的输出。

DS12887引脚和主要内部功能

当电压低于4。25V，方波输出信号无效。

中断率和方波输出频率 表1

AD0/AD7（交替双向地址/数据总线）由于地址信息和数据信息分享同一个信号途径，交替总线接同一个引脚。在总线循环的前半个周期，地址是当前的；在后半个周期同一个引脚和同一个途径输出数据信息。由于地址和数据的总线交换发生在内部RAM的有效时间内，地址和数据的交换并没有减少DS12887的有效时间。地址在AS/ALE下降之前有效，这时DS12887从AD0~AD6选通地址。在DS/RD信号周期内，有效的写信号是当前的并保持稳定。再读

DS12887引脚和主要内部功能

写信号的后半个周期，DS12887输出8字节的数据。当Motorola时序中DS变低或Intel时序中RD变高，读循环就结束了，总线返回高阻状态。

AS（地址选通）一个高电平的地址选通信号提供给交替总线时，在AS/ALE脉冲的下降沿，DS12887选通地址。

DS（数据选通或读出）根据模式选择的不同，DS/RD引脚有两种不同的操作模式。当MOT引脚接Vcc时，选择的是Motorola总线时序。在这种模式下，DS在总线循环的后半个周期是高电平称为数据选通。在读循环中，DS代表DS12887驱动双向总线的时间；在写循环DS的变化沿，DS12887选通信号。当MOT引脚接地，选择的是Intel总线时序。在这种模式下，DS引脚称为RD 。它代表DS12887驱动总线读数据的时间周期。RD信号的定义和存储器中OE的定义是一样的。

R/W（读写信号）：读写引脚也有两种操作模式。当MOT引脚接Vcc选择Motorola时序时，R/W的电平可以用来表明是读或写。当DS电平为高时，R/W电平也为高时是读循环；在DS为告示，R/W为低是写循环。

当MOT接地选择的是Intel时序，读写信号是一个低有效信号称为WR。在这种模式下，RW引脚和通用RAMS中写使能端具有一样作用。

CS（芯片选通信号）DS12887的芯片选通信号实地有效。必须在CS有效的状态下，Motorola时序中数据或地址才可以选通或Intel时序中读写信号才可以有效。在不考虑CS信号的情况下，总线循环可以索存地址。当地压低于4。25v时，DS12887通过使CS无效来禁止access cycle。这种操作在掉电荷时可以保护使时钟又可以保护RAM中的数据。

IRQ（中断请求）在DS１２８８７中IRQ是一个低有效信号，它能对处理器发出一个中断信号。只要有中断，IRQ就保持低，中断使能端就被设置。清除IRQ引脚，处理器程序可以从寄存器C中读出。RESET引脚也可以清除中断。

DS12887引脚和主要内部功能

当没有中断时，IRQ就保持高阻状态。复杂的中断设置可以被连接到IRQ总线上。IRQ总线是一个开放式的漏极输出，并且要求一个内部的上拉电阻。

RESET（重启）RESET引脚对时钟，日历，RAM没有影响。在上电时，RESET能一直保持低电平使系统保持稳定。RESET为低电平的时间依赖于运行的时间。不管如何，如果RESET用于上电时，RESET e为低电平的时间将会超过２００ms去确定控制DS12887上电的Intel计时器将会超时。当RESET为低电平，Vcc高于４。２５V时，下面的情况将会发生： A时间中断使能位置零； B警告中断使能位置零； C超时结束中断位置零； D中断请求位置零； E时间中断位置零；

F直到RESET为高，系统才有效。 G警告中断位置零； HIRQ引脚处于高阻状态； I方波输出使能端为零； J超时结束中断使能端置零；

在正常的情况下。RESET应接Vcc。这种连接允许DS12887上电掉电时不影响任何控制寄存器。