广东海洋大学 数字电路逻辑设计 课件第六章

广东海洋大学 数字电路逻辑设计 课件

第六章 时序逻辑电路6.1 时序逻辑电路的基本概念 一、 时序逻辑电路的结构及特点 时序逻辑电路——任何一个时刻的输出状态不仅取决于当时的输入 信号，还与电路的原状态有关。 时序电路的特点： (1)含有具有记忆元件(最常用的是触发器)。 (2)具有反馈通道。 输入 X1 信号 Xi Z1 输出 Zj 信号

组合电路

Q1 触发器 输出信号

D1 触发器 电路 CP

触发器 输入信号

Qm 图6.1.1

Dm

时序逻辑电路框图

广东海洋大学 数字电路逻辑设计 课件

6.2 时序逻辑电路的一般分析方法一、时序逻辑电路分析的一般步骤1.由逻辑图写出下列各逻辑方程式： (1)各触发器的时钟方程。 (2)时序电路的输出方程。 (3)各触发器的驱动方程。 2.将驱动方程代入相应触发器的特征方程，求得时序逻辑电路 的状态方程。 3.根据状态方程和输出方程，列出该时序电路的状态表，画出 状态图或时序图。 4.根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功 能。

广东海洋大学 数字电路逻辑设计 课件

二、同步时序逻辑电路的分析举例例1:试分析下图所示的时序逻辑电路。Q1 FF 1 1J C1 1K 1 Q0 FF 0 1J ┌ ┌ C1 1K 1 CP

=1 Z &

┌ ┌

=1

=1

X

解：该电路为同步时序逻辑电路，时钟方程可以不写。

(1)写出输出方程：

n Z ( X Q1n ) Q0

(2)写出驱动方程：

J 0 X Q1nn J 1 X Q0

K0 1

K1 1

广东海洋大学 数字电路逻辑设计 课件

(3)写出JK触发器的特征方程，然后将各驱动方程代入JK触发器的特 性方程，得各触发器的次态方程： 就是代入而已啊n n n n Q0 n 1 J 0 Q0 K 0 Q0 ( X Q1 )Q0n n Q1n 1 J1 Q1n K1Q1 ( X Q0 ) Q1n

JK触发器啊

(4)作状态转换表及状态图①当X=0时：触发器的次态方程简化为：n n 输出方程简化为：Z Q1 Q0

n Q0 n 1 Q1n Q0 n Q1n 1 Q0 Q1n

由此作出状态表及状态图。Q 1Q 0 00 /0 /0 01 10

/1X=0时的状态图

广东海洋大学 数字电路逻辑设计 课件

②当X=1时：触发器的次态方程简化为：n Q0 n 1 Q1n Q0

n Q1n 1 Q0 Q1n

输出方程简化为：n Z Q1n Q0

Q 1Q 0 00 /1 /0 10 /0 X=1时的状态图0/0 00 1/1 0/1 10 1/0 1/0 0/0 01

由此作出状态表及状态图。

01

将X=0与X=1的状态图合并 起来得完整的状态图。

0/1表示：当X=0,Z输 出 1 ; 1/0 表 示 ： 当 X=1时，Y输出0.

广东海洋大学 数字电路逻辑设计 课件

(5)画时序波形图。00

0/0 1/0 1/1 0/1 10 1/0 0/0 01

根据状态表或状态图，可画出在CP 脉冲作用下电路的时序图。

CP X Q0 Q1 Z

广东海洋大学 数字电路逻辑设计 课件

(6)逻辑功能分析：该电路一共有3个状态00、01、10。当X=0时，按照加1规律 从00→01→10→00循环变化， 并每当转换为10状态(最大数)时， 输出Z=1。0/100

0/01/0 1/1 1/0 01

0/0 10 例1 完整的状态图

当X=1时，按照减1规律从10→01→00→10循环变化，

并每当转换为00状态(最小数)时，

输出Z=1。

所以该电路是一个可控的3进制计数器。

广东海洋大学 数字电路逻辑设计 课件

三、异步时序逻辑电路的分析举例例2:试分析下图所示的时序逻辑电路

该电路为异步时序逻辑电路。具体分析如下： (1)写出各逻辑方程式。 ①时钟方程： CP0=CP (时钟脉冲源的上升沿触发。)

CP1=Q0 (当FF0的Q0由0→1时，Q1才可能改变状态。)

广东海洋大学 数字电路逻辑设计 课件

②输出方程：③各触发器的驱动方程：

(2)将各驱动方程代入D触发器的特性方程，得各触发器的次态方程：n Q0 n 1 D0 Q0

Q1n 1 D1 Q1n

(CP由0→1时此式有效)

(Q0由0→1时此式有效)

(3)作状态转换表。

广东海洋大学 数字电路逻辑设计 课件

(4)作状态转换图、时序图。

Q 1Q 0 00 /1 /0 11 /0 10 /0 01

CP Q0 Q1 Z

(5)逻辑功能分析 由状态图可知：该电路一共有4个状态00、01、10、11,在时

钟脉冲作用下，按照减1规律循环变化，所以是一个4进制减法计数器，Z是借位信号。

广东海洋大学 数字电路逻辑设计 课件

6.3

计数器

计数器——用以统计输入脉冲CP个数的电路。

计数器的分类：(1)按计数进制可分为二进制计数器和非二进 制计数器。 非二进制计数器中最典型的是十进制计数器。 (2)按数字的增减趋势可分为加法计数器、减 法计数器和可逆计数器。 (3)按计数器中触发器翻转是否与计数脉冲同 步分为同步计数器和异步计数器。

广东海洋大学 数字电路逻辑设计 课件

一、二进制计数器1.二进制异步计数器 (1)二进制异步加法计数器(4位)Q3 Q2 Q1 Q0 1 FF 3 Q 1J Q FF 2 1J Q FF 1 1J Q FF 0 1J C1 CP 计数脉冲

∧

∧

∧

C1

C1

C1

1K R

1K R

1K R

1K R CR 清零脉冲

工作原理： 4个JK触发器都接成T’触发器。 每来一个CP的下降沿时，FF0向相反的状态翻转一次； 每当Q0由1变0,FF1向相反的状态翻转一次； 每当Q1由1变0,FF2向相反的状态翻转一次； 每当Q2由1变0,FF3向相反的状态翻转一次。

∧

广东海洋大学 数字电路逻辑设计 课件

用“观察法”作出该电路的时序波形图和状态图。CP Q0 Q1 Q2 Q3

由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周

期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。

广东海洋大学 数字电路逻辑设计 课件

(2)二进制异步减法计数器用4个上升沿触发的D触发器组成的4位异步二进制减法计数器。Q3 Q2 Q1 Q0

FF 3 Q R Q

FF 2 R Q

FF 1 R Q

FF 0 R C1 Q0 CR 清零脉冲 CP 计数脉冲

∧

∧

∧

C1 Q3

C1 Q2

C1 Q1

1D

1D

1D

1D

工作原理：D触发器也都接成T’触发器。

由于是上升沿触发，则应将低位触发器的Q端与相邻高位触发器 的时钟脉冲输入端相连，即从Q端取借位信号。它也同样具有分频作用。

∧

广东海洋大学 数字电路逻辑设计 课件

二进制异步减法计数器的时序波形图和状态图。CP Q0 Q1 Q2 Q3Q Q QQ 3 2 1 0 1001

0000

1111

1110

1101

1100

1011

1010

0001

0010

0011

0100

0101

0110

0111

1000

在异步计数器中，高位触发器的状态翻转必须在相邻触发器

产生进位信号 (加计数)或借位信号(减计数)之后才能实现，所以工作速度较低。

为了提高计数速度，可采用同步计数器。

广东海洋大学 数字电路逻辑设计 课件

2.二进制同步计数器(1)二进制同步加法计数器 由于该计数器的翻转规律性较强，只需用“观察法”就可设计出电路：

因为是“同步”方式，所以将所有触发器的 CP端连在一起，接计

数脉冲。然后分析状态图， 选择适当的JK信号。